基于多FPGA的NoC多核处理器验证平台设计

为了能够灵活地验证和实现自主设计的基于NoC的多核处理器,缩短NoC多核处理器的设计周期,提出了设计集成4片Virtex-6-550TFPGA的NoC多核处理器原型芯片设计/验证平台。分析和评估了NoC多核处理器的规模以及对FPGA硬件资源的需求,在此基础上给出了集成4片FPGA的开发板详细设计方案,并对各主要模块如互联架构、电源、板级时钟分布、接口技术、存储资源等关键设计要点进行阐述。描述了开发板各个主要模块的测试过程和结果,表明了该设计的可行性。

MACT:高通量众核处理器离散访存请求批量处理机制

网络服务等新型高通量应用的迅速兴起给传统处理器设计带来了巨大的挑战.高通量众核处理器作为面向此类应用的新型处理器结构成为研究热点.然而,随着片上处理核数量的剧增,加之高通量应用的数据密集型特点,"存储墙"问题进一步加剧.通过分析高通量应用访存行为,发现此类应用存在着大量的细粒度访存,降低了访存带宽的有效利用率.基于此分析,在高通量处理器设计中通过添加访存请求收集表(memory access collection table,MACT)硬件机制,结合消息式内存机制,用于收集离散的访存请求并进行批量处理.MACT硬件机制的实现,提高了访存带宽的有效利用率,同时也提高了执行效率;并通过时间窗口机制,确保访存请求在最晚期限之前发送出去,保证任务的实时性.实验以典型高通量应用WordCount,TeraSort,Search为基准测试程序.添加MACT硬件机制后,访存数量减少约49%,访存带宽提高约24%,平均执行速度提高约89%.

新一代高通量卫星通信系统载荷关键技术研究

随着商业竞争的不断加剧,更大容量以及更高灵活性成为了高通量(high throughput satellite,HTS)系统发展的主要目标,新一代的HTS系统即将进入到“Tbps”时代。在介绍HTS系统基本概念及组成的基础上,对HTS系统的发展历程进行了简要总结,按照能力和发展时期,HTS卫星的发展历程大致可划分为四代。重点结合新一代HTS系统的发展,从卫星载荷角度分析了高通量卫星载荷的关键技术,主要包括能够大幅提升系统通信容量的超大规模高性能多波束天线技术,能够提高组网及业务应用灵活性的跳波束通信技术、灵活载荷技术、数字透明转发处理技术以及能够优化系统和载荷设计的波束预编码技术和基于微波光子的星上转发技术等,旨在为我国新一代HTS系统的建设发展提供参考。

高通量众核处理器设计

【目的】随着云计算、物联网以及人工智能等新型高通量应用的迅速兴起,高性能计算的主要应用从传统的科学与工程计算为主逐步演变为以新兴数据处理为核心,这给传统处理器带来了巨大的挑战,而高通量众核处理器作为面向此类应用的新型处理器结构成为重要的研究方向。【方法】针对上述问题,本文分析了高通量典型应用特征,从数据处理端、传输端以及存储端三个核心环节开展了高通量众核处理器关键技术设计探讨,包括实时任务动态调度、高密度片上网络设计、片上存储层次优化等。【结果】实验结果显示上述机制可以有效确保任务的服务质量,提升网络的数据吞吐率,以及简化片上存储层次。【结论】随着万物互联时代对高并发强实时处理的迫切需求,高通量众核处理器有望成为未来数据中心的核心处理引擎。

高通量众核并行模拟加速技术研究

高通量应用的迅猛发展使得模拟速度成为大规模众核体系结构研究的瓶颈。为此,基于高通量众核结构模拟平台,提出一系列模拟加速技术。采用查找表方法加速指令译码,从事件调度算法、时间推进算法以及队列无锁化等角度优化并行离散事件模拟框架,以内存池管理方案提高内存管理效率。实验结果表明,与优化前方案相比,查找表、并行离散事件模拟和内存池3种加速方案在模拟速度上表现较优。

面向处理器微体系结构评估的高通量MicroBenchmark研究

基准测试程序是评估处理器微体系结构设计的重要手段,然而当前的基准测试程序无法有效全面地评估面向高通量应用的处理器微体系结构的设计.基于此,针对高通量应用的特征,提出了用于评估面向高通量应用的处理器微体系结构设计的基准测试程序——HTC-MicroBench.首先,提出一种基于应用特征的高通量应用分类方法,并基于此分类方法对高通量应用中的Workload进行分类.其次,针对高通量应用的特征,提出了一种基于线程的作业处理节点并行化模型,基于此模型完成了HTCMicroBench的设计和实现.最后,从作业并发性、作业之间的耦合性和Cache使用效率等指标对HTCMicroBench进行实验评估;并基于HTC-MicroBench对TILE-Gx和Xeon两种处理器的并行加速能力做了评估,高并发、低耦合和由Workload特征所体现出的不同Cache命中率的评估结果说明了HTCMicroBench能够准确刻画高通量应用的特征,并对面向高通量应用的处理器微体系结构的设计进行有效的测评.

L32嵌入式处理器动态流水线的设计与实现

L32嵌入式处理器是自主研发的一种CISC 32位处理器,面向控制领域,能进行32位、16位、8位和1位算数逻辑运算,其三级流水线结构已通过Verilog HDL实现和验证.以此为基础,设计并实现了一种六级动态流水线方案,把原需要两个时钟周期的加法器拆分为两级,提高了8位数的运算速度;把原执行级按最慢指令执行周期分为4级,但每条指令无需都经过这4级,既实现了需要多时钟周期执行指令的并行执行,又能使原只需要一个时钟周期执行的指令一个时钟周期后就能执行完毕.通过NC-verilog综合验证和Debbusy波形分析,结果显示所设计的六级动态流水线方案有较高的吞吐率.

实现千兆防火墙的关键技术及其发展前景

针对目前国内很多“号称”具有千兆防火墙的技术局面,阐述了真正的千兆防火墙所要达到的性能要求,详细地分析了实现千兆防火墙的关键技术,展望了防火墙包过滤技术、体系结构和系统管理3方面的发展趋势.