期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到1篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
基于CPLD的8B10B编码器模型的设计
1
作者 周庆芳 《教育界（高等教育）》 2016年第5期95-95,共1页
本文在Altera公司开发的Quartus II开发平台上,利用EDA技术,采用VHDL程序设计输入和原理图设计输入混合设计的方式,基于FPGA数字集成电路提出一种简单实用的8B10B编码器的实现方法,完成8B10B编码器模型的设计.其输入输出特性满足8B10B... 本文在Altera公司开发的Quartus II开发平台上,利用EDA技术,采用VHDL程序设计输入和原理图设计输入混合设计的方式,基于FPGA数字集成电路提出一种简单实用的8B10B编码器的实现方法,完成8B10B编码器模型的设计.其输入输出特性满足8B10B基本原理和核心算法,实现了设计的要求. 展开更多
关键词 CPLD8 B10B编码器 EDA indata 时序仿真
下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部