基于量子元胞自动机的n位全加器设计

量子元胞自动机(Quantum-dot Cellular Automata,QCA)以其功耗低、纳米级设计、运算速度高等特点被认为是一门新兴技术,在不久的将来有望取代CMOS工艺,用于量子计算机的电路设计.近年来,在QCA电路中有很多使用三输入择多门(M3)和三输入异或门(XOR^(3))设计的全加器(Full Adder,FA).本文以这两种逻辑门为基础,结合QCA电路特有的时钟特点,设计了三种新型的n位全加器(FA1,FA2,FA3).FA1只使用了一个1位全加器,它的元胞的数量和电路面积比已发表的8位全加器至少减少了78%和90%,但一个时钟周期只能完成1位计算,延迟较大;FA2的元胞的数量和电路面积比已发表的8位全加器至少减少了47%和63%,可以在一个时钟周期内完成2位计算;FA3在一个时钟周期内可以进行4位计算,延迟最小.FA1、FA2和FA3作为n位全加器,随着全加器位数的增加,它们的元胞的数量和电路面积是不会改变的,这是以往设计所不能实现的.

基于SDR的FPGA加速MIMO通信系统设计

重点研究基于软件定义无线电(Software Defined Radio,SDR)和现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)的多进多出(Multiple Input Multiple Output,MIMO)通信系统设计。利用SDR技术建立具有灵活性和可配置性的通信平台,以适应不同通信标准和应用场景。深入研究基于SDR的信号转换与处理方法,包括数字信号处理(Digital Signal Process,DSP)和MIMO信号处理算法。在此基础上,引入FPGA加速技术高效执行MIMO信号处理算法,提高系统的实时性和处理速度。最后,通过对比实验,验证所提出方法的性能优势。

一种用于高性能FPGA的多电平标准I/O电路

为了满足等效系统门数为亿门级现场可编程门阵列(FPGA)的高速率、大吞吐量的数据传输需求,设计了一种用于高性能FPGA的多电平标准I/O电路,输入信号范围为0~2.5 V,单个差分对I/O电路的最高数据传输速率为1.25 Gbit/s。在输入缓冲器中,通过互补自偏置的折叠式放大器和施密特触发器的设计,实现了对单端输入信号、半差分输入信号和全差分输入信号等多种电平标准的兼容。在输出缓冲器中,支持多种驱动电流的输出,并且可设置输出的翻转率,降低了同步开关输出可能引起的噪声。低电压差分信号驱动器采用了预加重电流技术,提高了信号的质量。该I/O电路同时集成了数控阻抗电路,可以实时地精确匹配传输线的阻抗特性,提高了信号的完整性。仿真和实测结果表明,该支持多电平标准的I/O电路能够为高性能FPGA提供灵活、可靠的高速数据传输功能。

多注意力机制网络的调制识别算法

针对小尺度衰落信道下调制信号识别率低的问题,提出一种基于多注意力机制网络的调制识别算法。提取信号瞬时幅度/相位特征与同相/正交序列构建双通道输入方式,实现多尺度感受野。通过残差密集块提取双通道数据的频域特征,将特征向量融合后送入双向门控循环单元提取时域信息,引入改进卷积注意力机制模块和软注意力机制捕捉信号的关键特征,构建多注意力机制网络对BPSK、QPSK、8PSK、16PSK、PAM4、GMSK、CPFSK、16QAM、64QAM这9种信号进行调制识别。仿真结果表明,信噪比大于10 dB时,9种信号平均识别率达89.2%以上,与其它深度学习算法相比具有更高的识别率,验证了该算法的有效性。

现代智慧教育下的认知诊断模型比较分析研究

认知诊断是认知心理学与教育测量理论的融合,它可以通过学生的答题记录和试题信息,推断出学生当前的知识状态,从而全面地评估和诊断被测个体的心理或活动行为规律。由于认知诊断可以提供相较教育测量理论更为丰富的测量信息,它逐渐成为现代智慧教育场景下的主要能力评估手段。该文首先详细介绍了认知诊断的概念、历史发展以及研究现状,之后聚焦4个具有代表性的认知诊断模型:项目反应理论、多维项目反应理论、DINA模型以及神经认知诊断模型,详细介绍了它们的理论基础、模型结构以及训练方式,并基于经典的认知诊断数据集ASSISTments 2009-2010 Skill-builder data的346 860条样本,对4个模型的认知准确度和模型的可解释性分别进行了比较分析。经过比较分析,发现神经认知诊断模型与其他认知诊断模型相比不仅具有更好的认知准确度,而且具备高度的可解释性。此外,通过调研和实践总结出了4个认知诊断模型在现代智慧教育下的不同适用场景,为认知诊断研究提供了新视角。

基于量子元胞自动机的5输入择多门设计与应用

随着量子元胞自动机(quantum-dot cellular automata,QCA)电路复杂度不断上升,传统的3输入择多门逐渐无法满足现有的需求.为了在减少QCA电路的逻辑深度的同时降低开销,提出一种5输入择多门以实现高效的单层QCA电路.首先将输入元胞进行分散排列,通过中间元胞相连,保证5输入择多门的逻辑正确性;然后根据元胞电子间库仑作用力确定输出元胞的位置,构造出一种低功耗的5输入择多门;最后基于所提出的择多门设计一种D触发器,其具有低复杂度和低开销等特点.采用QCADesigner和QCADesigner-E工具对所提设计的功能、性能和功耗进行评估,结果表明,与现有的结构相比,所提出的5输入择多门不仅总功耗平均减少约57%,而且实现了高极化的输出;所提出的触发器总功耗减少约78%,复杂性、面积和延迟分别降低约35%,28%和28%.

应用输入向量约束的门替换方法缓解电路老化

为缓解负偏置温度不稳定性(negative bias temperature instability,NBTI)效应引起的电路老化,提高电路可靠性,提出一种在电路待机状态下应用输入向量约束的门替换方法.运用动态和静态的NBTI模型进行感知NBTI的静态时序分析,确定潜在关键路径,考虑路径相关性的关键门算法以确定关键门,并生成能使关键门最大限度处于恢复阶段的输入向量.对输入向量无法控制的关键门采用门替换方法进行内部控制.对ISCAS标准电路的实验结果表明,电路时序余量为5%时,该方法的平均门替换率降低到9.68%,时延改善率提高到39.65%.

宽输入共模范围电压比较器的设计

当输入信号的共模值超过或者接近电源电压时，传统的电压比较器就会出现不足，因此有必要设计新的比较器来实现对高共模信号的检测。采用了共栅差分输入级，极大地增加了输入共模信号的范围。基于此输入级设计了两个电压比较器，一个在锂电池充电电路中实现了对电池和电源电压的监控，另一个响应速度快。CSMC0．6μm CMOS工艺的仿真结果表明，前者能简便的实现输入失调和迟滞控制功能，静态电流仅为1．2μA；后者在单电源5V下输入共模范围是1.3-15V，在10mv的过驱动电压下，延时为11ns，静态工作电流为91μA。

影响AHM与DINA诊断准确率的因素研究

对属性层级模型(AHM)和确定性输入、噪声"与"门模型(DINA)2个认知诊断模型,讨论不同因素对判准率的影响.实验表明,含有可达阵的测验比不含可达阵的测验判准率高.对于线型结构测验长度达到一定值以后,增加测验长度对诊断准确率的改进不大.虽然总体而言,DINA分类准确性要优于AHM,属性结构紧密度越大,判准率越高;但是AHM估计结果符合属性层级结构,而DINA估计结果却可能违背属性层级关系,这和2011年De Carlo的发现不相同.

R-DINA模型参数估计EM算法准确性检验

DINA模型是一个倍受关注和得到广泛应用的认知诊断模型,但DINA模型在每个项目上只将被试分为掌握和未掌握两类。文章提出的改进的DINA模型(R-DINA)可以对被试进行更为细致的分类。文章首先简要介绍R-DINA模型和该模型参数估计的EM算法,然后设计模拟实验对EM算法的参数估计准确性进行检验。实验结果表明,R-DINA模型的EM算法估计结果稳定,项目参数估计精度和被试分类准确性较高。

业务过程的扩展广义随机Petri网模型

为建立能够描述外部环境、业务操作耗时服从一般分布的业务过程性能模型,引入扩展广义随机Petri网。用容纳有无穷多托肯的输入库所描述建模对象外部环境,用闸门变迁控制外部环境对建模对象的输入,为非立即变迁绑定一个任意分布时间延迟随机变量。最后给出一个建模实例。

循环冗余校验(CRC)编码器设计及FPGA实现

介绍了循环冗余校验(CRC)编码器的设计及FPGA实现过程,采用原理图输入法对整个系统进行了编译和仿真,并在芯片EP1K30TC144-3中对该设计的核心部分进行了测试验证。结果表明,试验数据与理论分析结果完全相符。

不同因素对认知诊断DINO模型诊断准确率的影响

本文探究不同因素对确定性输入噪声"或"门模型(DINO)判准率的影响。模拟实验表明:DINO模型更适用于离散型属性层级结构;测验长度的合理增加有助于提高诊断的准确率;DINO模型对属性层级结构不敏感;认知属性个数的增加会降低DINO模型的诊断准确率,实际应用中建议认知属性个数控制在6个以下。

认知诊断测验的属性分类一致性和分类准确性指标

分类一致性和分类准确性是衡量考试信效度的两个重要评价指标。基于项目反应理论下分类一致性和分类准确性指标,提出认知诊断测验的属性(模式)分类一致性和分类准确性指标,讨论分类一致性指标、分类准确性指标与属性估计误差之间的关系,并由属性掌握概率的估计标准误推导出属性分类准确性的上限。结果显示:属性(模式)分类一致性可准确估计重测一致性;分类准确性指标计算简单,可准确估计认知诊断测验的判准率。

协同输入向量控制与门替换技术缓解电路NBTI老化

针对现有选取方法直接以输入向量控制(IVC)产生电路最小时延为目标,不能有效地发挥门替换(GR)技术优势的问题,提出一种输入控制向量选取方法,用于协同IVC和GR技术缓解电路负偏置温度不稳定性(NBTI)老化的方案.首先以IVC可控制关键门输入引脚为逻辑1的数量最大为目标,从备选向量集中选取最优输入控制向量,用于电路的输入控制;然后对不能通过最优输入控制向量控制为逻辑1的关键门输入引脚,分析其GR可防护性,对GR可防护的输入引脚的驱动门实施门替换.实验结果表明,与现有选取方法相比,文中方案可平均提高电路时延退化改善率7.56%,相对提升达到32.64%,同时,需要付出的附加面积开销和附加固有时延开销还略有降低.

基于多值逻辑方法的二值神经元MOS电路设计技术

提出一种通过引入多值求和信号指导设计二值神经元MOS电路的方法.对每个神经元MOS管的逻辑功能均采用传输开关运算予以表示.在此基础上设计了实现常用二变量逻辑函数的神经元MOS电路和全加器等电路.采用所提出的方法综合得到的电路结构十分简单,而且很容易确定各耦合电容之间的取值比例.设计结果同时表明,利用浮栅电压信号易于实现求和的优点,通过引入求和辅助变量可显著简化对电路的综合过程.采用TSMC0.35μm双层多晶硅CMOS工艺参数的HSPICE模拟结果验证了所提出设计方案的正确性.

应用输入向量控制技术降低漏电功耗的快速算法

随着工艺的发展,为保证电路的性能和噪声容限必须降低阈值电压,这将导致漏电流呈指数增长,漏电功耗因而将逐渐超过动态功耗占据主导地位.CMOS的堆栈效应导致电路在不同向量下的静态功耗不同,因此在电路进入睡眠状态时使用输入向量控制技术是一种低功耗设计的有效方法,如何快速找到一个可降低电路漏电功耗的向量就成了问题的关键.介绍了一种在给定向量集合中查找低功耗向量的快速算法——基于概率传递的标记算法,并为此开发了一个事件驱动的门级组合电路仿真器.通过对ISCAS和龙芯处理器电路的实验结果表明,该算法同传统方法比较可以提高性能3.4倍,误差率仅约0.14%.

新型基于量子元胞自动机的3-8译码器

为进一步优化量子元胞自动机(QCA)电路的设计,采用5输入择多逻辑门,设计了新型3-8译码器,降低了延时和面积,提高了传输线的正确概率,减小了传输线之间的串扰,利用QCADesigner验证了3-8译码器的逻辑功能。与K.Moein等人提出的3-8译码器相比,该3-8译码器将延时降低了18%,面积减小了36%,交叉线数量减少了33%,最大传输线长度缩短了57%。性能的提升对于译码器的模块化设计和今后更大规模的QCA电路设计都具有借鉴意义。

串联在门电路输出端与输入端之间电阻的计算技巧

讨论计算门电路输出与输入之间串接电阻阻值选择范围的技巧,以解决任何复杂电路的类似问题。

基于粒子群-变分模态分解、非线性自回归神经网络与门控循环单元的滑坡位移动态预测模型研究

以三峡库区八字门阶跃型滑坡为例,针对静态机器学习模型在周期项位移预测中的不足以及高频随机项位移预测困难等问题,提出了一种新的滑坡位移预测方法。基于时间序列分解思想,采用粒子群算法(PSO)对变分模态分解(VMD)进行参数寻优,并将位移时间序列分解为趋势项、周期项和随机项。趋势项主要受滑坡内部因素影响,采用傅里叶曲线进行拟合预测;周期项由外部因素导致,基于格兰杰因果检验进行成因分析,并引入一种对时间序列历史状态具有较高敏感性的非线性自回归神经网络(NARX)进行预测;随机项频率较高且影响因素无法判定,采用一维门控循环单元(GRU)进行预测。最后将各分量预测位移进行叠加重构,实现滑坡累计位移的预测。结果表明,提出的(PSO-VMD)-NARX-GRU滑坡位移动态预测模型精度较高,且各位移分量预测精度明显高于静态模型中BP神经网络、支持向量机(SVM)和传统自回归模型ARIMA,可为阶跃型滑坡位移预测提供参考。