集成电路多目标统计优化与效益折衷

本文提出了集成电路(IC)多目标统计设计中的效益折衷方法。该方法可帮助设计者确定所选用的多目标优化的非劣解。

氧化钒热敏薄膜非致冷红外探测器的等效模型

建立了氧化钒热敏薄膜微测辐射热计的PSPICE模型，结合一个具体的CMOS读出电路给出探测器的等效电路模型，分析了探测器的电学和噪声特性，根据等效模型基于微测辐射热计电阻Ro和读出电路MOS沟道宽度2个设计参数对噪声等效温差（NETD）进行了优化，优化数据表明：参数Ro取值为2～11kΩ，W取值为0、1～1．0μm时，得到的NETD值为0、1334～0．1885K。

序列二次逼近下的集成电路统计最优化方法

基于对电路特性函数的序列正交二次逼近，本文给出了考虑工艺参数随机起伏引起电路特性随机变化的统计最优化方法。该方法是根据集成电路设计和制造的特殊性提出的，它与传统的统计最优化模型和方法有显著区别，适合于电路设计参数和工艺扰动参数不在同一空间的最优化问题。本文给出了这一模型的理论框架及其证明，并结合ＣＭＯＳ电路的最优设计证明了该方法的可行性和实用性，得到了满意的结果。

DCTT统计最优化模型及其性质

本文提出了集成电路最优化中综合考虑成品率极大、最佳容差设计、调整设计和生产效益极大化设计的统计最优化模型(Design Centering,Tolerance and Tuning.简称DCTT模型)。讨论了该模型与广义统计最优化模型的等价性以及其他主要性质。在确定性最优化框架下,该模型为统计最优化和集成电路可制造性设计的进一步发展开辟了新途径。

CMOS VLSI电路最大功耗估计

最大功耗分析对于设计高可靠性的VLSI芯片是非常重要的 .由于电路功耗强依赖于其输入模式 ,对有大量管脚的CMOS组合或时序电路 ,不能采用穷举搜索 .本文用遗传算法来选择具有高功耗的输入及内部状态模型 ,在逻辑仿真基础上实现CMOS电路的最大功耗估算 .同时用逻辑仿真的统计方法来衡量获得最大功耗的质量 .基于ISCAS85和ISCAS89基准电路的仿真表明 ,新方法在大规模门数时具有明显的优势 ,估算精度较高 .而且新方法的计算时间基本上是电路逻辑门的线性关系 .

CMOS电路混合整数最优化及设计方法

本文给出了一类CMOS门电路的最优设计问题,并给出了在一定约束条件下最大倒相链级数优化的混合整数优化模型。根据一种连续整数规划求解方法,本文提出了对CMOS电路混合整数优化的设计方法和步骤。最后,本文给出了一个实际的设计结果。

短沟道模型模拟集成电路的几何规划优化设计

探讨了几何规划在基于短沟道模型的互补金属氧化物半导体(CMOS)电路中的应用.首先采用Level 1模型得到电路的初始规划,然后将所得元件值代入Hspice仿真程序,再从仿真输出的列表文件中取出各CMOS管的静态电压电流变量和等效小信号模型参数.将它们代入以修正因子为规划变量的几何规划算法,在前一次工作点附近搜索本次的最优设计.修正后的电路再次进行Hspice仿真.几何规划和仿真反复交替进行,直到最优化的目标值稳定.模拟集成电路的仿真实例表明,算法对短沟道模型电路是有效的.

统计DCTT最佳容差分配方法

本文提出了集成电路参数最佳容差分配的新模型和方法，该方法利用精确罚函数方法求解一类特殊的不可微最优化问题；它不仅可提供最佳容差分配结果，而且可为ＤＣＴＴ统计最优化提供满意的可行点。同时，这类方法可直接解决集成电路的泛函最优化问题，具有更进一步的拓展性。

序列凸化下的电路DCTT统计最优化方法

基于集成电路成品率极大中心设计，最佳容差设计，最佳调整设计和生产费用极小化设计的一体化模型（ＤＣＴＴ模型），该文给出了函数序列凸化下求解ＤＣＴＴ的有效方法。该方法应用确定性方法和正交最优化方法相结合，将容差域的２￣ｎ个顶点离散为ｎ＋１个约束条件，并利用不可微规划直接得到ＤＣＴＴ问题的最优解。该方法较好地解决了较大规模的集成电路统计最优化问题。

基于几何规划的模拟器件建模与电路性能优化

基于分段线性函数,提出一种新的对模拟器件进行建模的方法,并提出乐观、悲观两种数据拟合算法,两种算法均能较好地拟合MOS管参数。模型建立之后,利用几何规划对电路性能进行优化。乐观算法会得到较好的电路性能,但可能不满足约束条件;悲观算法能够严格满足约束条件,但是得到的电路性能未必最优。在此基础上,提出一种基于响应曲面方法的折衷优化算法,能够得到综合考虑电路性能和约束条件的电路设计参数。最后,以两级放大器为优化实例,证明该方法的有效性。

一种适用于门级网表的混合式静态功耗优化方法

进入深亚微米集成电路设计阶段,静态功耗所占整体功耗的比例快速增大,使之成为当前设计流程中的关键优化步骤。该文提出一种适用于门级网表的混合式静态功耗优化方法。该方法结合了整数规划和启发式算法,以减小电路时序裕量的方式换取电路静态功耗的改善。整体优化流程从一个满足时序约束的设计开始,首先利用整数规划为网表中的逻辑门单元寻找一个较低静态功耗的最优替换单元;其次结合当前所用门单元和最优替换单元的物理和电学参数,按优先级方式逐层替换电路中所有的逻辑门节点;最后利用启发式方法修复可能出现的最大延时违规情况。整体优化流程将在上述步骤中不断迭代直至无法将现有时序裕量转换为功耗的改善。针对通用测试电路的实验结果表明,采用该方法优化后电路静态功耗平均减小10%以上,最高达26%;与其它方法相比,该方法不仅大幅降低了功耗,而且避免了优化后电路最大延时的过度恶化,其最大延时违反量小于5 ps。

统计逼近下的集成电路成品率优化方法

考察了集成电路统计最优化问题的特殊性,用统计方法逼近合格电路参数可接受域,并以此模型估计参数成品率,进行成品率优化,又结合CMOS集成运放电路的设计验证了方法的可行性.

考虑原油性质波动的炼厂氢气网络集成优化

针对原油性质的不确定性,提出了一种基于质量传递机理的随机规划建模框架,以实现炼厂氢气网络在经济效益和抗扰能力上的同步优化。该框架耦合了常减压蒸馏、加氢精制以及闪蒸分离等过程单元,从微观上解析原油性质波动对网络运行的影响;采用了代理模型技术增设脱硫模块,并利用了二阶段随机规划方法改造管网,从宏观上优化氢气网络以满足生产要求。为验证所提方法的有效性和适用性,对某一现有的炼厂氢网络进行了改造设计研究。结果表明,集成过程单元的多场景优化策略能够有效提升网络的经济性能,并且能使其灵活应对因原油性质波动引起的操作场景的改变。