用不同方法评价0.18μm CMOS工艺栅氧击穿电压和击穿电量(英文)

利用击穿电压和击穿电量这两个参数评价标准0.18μm CMOS工艺栅氧的可靠性,获得击穿电压和击穿电量的两个常用方法是电压扫描法和电流扫描法.对用这两种方法得到的击穿电压和击穿电量进行了对比.通过对比,发现测试方法对击穿电压的影响非常小.但是测试方法却可以在很大程度上影响击穿电量.用电流扫描法获得的击穿电量要比用电压扫描法的要大,这一差别可以从两种方法不同的电流-电压曲线中得到解释.同时,通过考察Weibull分布的斜率还发现,击穿电压值的分布斜率要比击穿电量大的多,而且曲线拟合得更好.这说明用击穿电压获得的分析结果更可靠.综合以上结果,可以认为对0.18μm CMOS工艺可靠性评价而言,击穿电压是比较合适的评价指标.

交流信号对亚微米CMOS集成电路可靠性的影响

介绍了交流信号对亚微米CMOS集成电路可靠性的影响,重点分析了亚微米CMOS集成电路中交流应力下的热载流子效应、电迁移、栅氧化层介质击穿效应。通过与直流应力下器件可靠性的对比,分析交流信号与直流信号对亚微米CMOS集成电路可靠性影响的差异。

脉冲和直流应力下栅氧化膜击穿特性的差别

本文讨论了在直流电压应力和脉冲电压应力作用下栅氧化膜击穿寿命的差别，脉冲应力下栅氧化膜击穿寿命大于直流电压下的击穿。而且频率越高，两者的差别越大。差别起因于脉冲低电平期间栅氧化膜损伤的自行减少。

薄栅氧化层的TDDB研究

随着超大规模集成电路的不断发展,薄栅氧化层的质量对器件和电路可靠性的作用越来越重要。经时绝缘击穿(TDDB)是评价薄栅氧化层质量的重要方法。本文重点介绍了TDDB的几种主要击穿模型和机理,比较了软击穿和硬击穿过程的联系与区别,并初步分析了TDDB与测试电场、温度以及氧化层厚度的关系。

0.18μm CMOS工艺栅极氧化膜可靠性的衬底和工艺依存性

用斜坡电压法(Voltage Ramp,V-ramp)评价了0·18μm双栅极CMOS工艺栅极氧化膜击穿电量(Charge toBreakdown,Qbd)和击穿电压(Voltage to Breakdown,Vbd).研究结果表明,低压器件(1·8V)的栅极氧化膜(薄氧)p型衬底MOS电容和N型衬底电容的击穿电量值相差较小,而高压器件(3·3V)栅极氧化膜(厚氧)p衬底MOS电容和n衬底MOS电容的击穿电量值相差较大,击穿电压测试值也发现与击穿电量相似的现象.其原因可以归结为由于光刻工艺对多晶硅/厚氧界面的损伤.该损伤使多晶硅/厚氧界面产生大量的界面态.从而造成了薄氧与厚氧n衬底和p衬底MOS电容击穿电量差的不同.从Weibull分布来看,击穿电压Weibull分布斜率比击穿电量.击穿电压的分布非常均匀,而且所有样品的失效模式都为本征失效,没有看到“尾巴”,说明工艺非常稳定.