基于NMOS的低成本双向电平转换电路的设计

设计了基于NMOS的双向电平转换电路,详细阐述了信号转换过程中具体的电路行为,同时说明了电路应用过程中的注意事项和限制。

一种抗负压和抗共模噪声的全集成GaN电平位移电路

设计了一种基于全集成GaN工艺平台,具有抗负压、抗共模噪声的电平位移电路。相较于传统的电平位移电路,通过电路设计将驱动部分的低电压域同高侧部分电路的低电压域保持一致,实现了抗负压的功能。除此之外,针对半桥驱动开关节点的抬升、下降引起内部电容充放电并导致信号逻辑错误的问题,对高侧部分电路进行设计,实现了抗共模噪声的能力。在200 V GaN工艺下,电平位移电路将0~6 V的输入信号转换至200~206 V。仿真结果表明,该电平位移电路的上升传输延时为4.74 ns,下降传输延时为4.11 ns,抗开关节点负压为-4 V,具有100 V/ns共模噪声抑制能力。

一种高dV/dt噪声抑制的电平位移电路设计

在半桥栅驱电路中,低压域PWM控制信号需要通过电平位移电路来转换成高边浮动电压域的PWM控制信号,从而打开或关断上桥臂功率管。浮动电源轨的快速浮动会带来dV/dt噪声,影响电平位移电路信号传输的可靠性。文章在电平位移电路中分别设计了防止误关断辅助电路和防止误开启辅助电路。防止误关断辅助电路在上桥臂开启状态下检测到dV/dt噪声后,能够使电平位移电路的输出保持高电平状态,防止上桥臂功率管被误关断;防止误开启辅助电路在上桥臂关断状态下检测到dV/dt噪声后,能够使电平位移电路的输出保持低电平状态,防止上桥臂功率管被误开启。基于0.18μm BCD工艺进行仿真验证,所设计的电平位移电路开通传输延时仅为1.2 ns,具备100 V/ns的dV/dt噪声抑制能力。

一种具有抗dV/dt噪声能力的600 V HVIC

设计了一种改进的电平移位电路。该电路采用交叉耦合结构,在不明显增加电路复杂度的情况下,显著提高了高压栅极驱动集成电路(HVIC)的噪声免疫能力。整个驱动器基于0.35μm 600 V BCD工艺设计。仿真结果表明,设计的HVIC可以实现高达125 V/ns的dV/dt噪声免疫能力,并在15 V电源电压下允许VS负电压过冲达到-9.6 V。此外,从理论上分析了改进电平移位电路的本级传输延时。同传统HVIC相比,设计的HVIC整体的传输延时得到了优化,降低到54 ns左右。

一种液晶显示器驱动电路的设计

介绍了一种液晶显示驱动电路。该电路将逻辑电压信号转变成LC驱动电压,并选择基于FR信号和!DISPOFF信号的四级电位(V0,V2,V3,V5)的其中之一到输出管脚。

半桥驱动器中高压电平位移电路的研究

通过在半桥驱动器中使用高压电平位移电路可以得到所需的工作频率而无需脉冲变压器驱动功率开关,提高了电路的频率稳定性。运用MEDICI器件结构仿真工具对高压器件的结构进行了模拟仿真,达到了600V以上的耐压要求。最后用Hspice对电路进行了功能仿真并给出了实验结果。仿真采用0.6滋mBiCMOS工艺。

新型的电平移位电路设计

针对高压驱动电路控制提出了新的具有很大驱动电流和很小静态功耗电平移位栅电压控制电路。该电路主要利用二极管的反向工作特性,结合正反馈电路,分别为输出级PMOS管和NMOS管提供可靠栅驱动信号。该电路采用CSMC的0.5μm工艺实现,测试结果表明,所设计的电平转换功能得到实现,且转换速度快。

基于遗传算法的电压岛感知的多电压分配

功耗是当前SoC设计所面临的最大挑战之一,多电压设计是一种降低SoC芯片功耗的有效方法.在后布局阶段应用多电压设计,首先对现有电源网络复杂性度量方法进行改进,然后提出了一个同时考虑功耗、电源网络复杂性及电平转换器的新目标函数,并采用遗传算法进行最优电压分配.对GSRC测试电路的实验结果表明,所提出的算法不仅能有效降低芯片功耗,同时可以将多电压设计的额外开销控制在一个较低的水平.此外,改进的电源网络复杂性度量方法在功耗节省和电平转换器数量方面较已有的有一定的优势.

平板显示器驱动芯片中NLDMOS寄生电容

功率器件寄生电容的大小直接关系到平板显示器驱动芯片的功耗及性能.本文利用器件的动态电流来分析NLDMOS寄生电容特性.在不影响NLDMOS直流特性的前提下,通过改变鸟嘴位置,得到具有低寄生电容的高性能器件.将该器件应用于平板显示器驱动芯片高低压转换电路,模拟结果证明该电路的自身功耗降低了34%,高压输出对低压控制信号的扰动减小了32%.

一种无阈值压降的可重构高功率密度电荷泵

文章通过折叠浮置电容的方法实现电荷泵片上实时重构,解决了可重构电荷泵中开关路径过多以及低电压转换倍率(voltage conversion ratio,VCR)时部分电容闲置的问题,降低了电荷泵内阻,提高了功率密度,降低了输出电压纹波;在此基础上,提出新的电平转换器(level shifter,LS)来产生开关管的控制信号,以消除开关管的阈值压降;同时采用双路LS交替输出的方法,使开关管的控制信号保持适当的死区时间,减小了反向电流。文中以4阶电荷泵为例,基于TSMC CMOS 0.18μm工艺库仿真验证了上述方案的可行性,该结构可在2×、3×、4×、5×这4种VCR之间实时转换,工作电压低至金属氧化物半导体(metal oxide semiconductor,MOS)管阈值电压,空载条件下的输出电压能够达到理想值的97%以上。

DSP运动控制器的多电源电压信号融合技术

随着半导体技术的不断发展,功能复杂的高性能智能控制装备包括DSP运动控制器的设计实现面临各种电源电压水平信号的融合问题,合理处理不同电压水平信号的连接转换成为实现智能控制装备的关键技术之一。本文介绍了多电源电压水平信号融合的原理和方法,并依据这些原理、方法,在基于DSP的运动控制器中进行了具体的设计实现。

自举高端驱动浮动地负过冲闭锁问题

高压栅极驱动集成电路的实现中都设计有一定的开关噪声耐量,然而,由于结构上不是完全电隔离的,对噪声自然敏感,用于驱动感性负载时,开关换流期在高端浮动地上产生的过负压会使芯片闭锁,导致芯片高端驱动输出失常,甚至电路毁坏,就过负压产生原因、闭锁机理及在驱动集成电路的高端浮动地与桥输出之间加入电阻网络等电路级抑制措施进行了详细分析和介绍。

基于Ka波段分布式MEMS移相器芯片微封装研究(英文)

本文提出一种适用于Ka波段分布式MEMS移相器的新型封装结构——具有垂直互连线的薄硅作为分布式MEMS移相器衬底,并用芯片微封装方法对移相器进行封装。采用CST模拟软件研究封装结构对移相器射频性能影响,模拟结构表明:当封装结构衬底厚度、垂直互连线半径和空腔高度分别为450μm、50μm和80μm时,Ka波段分布式MEMS移相器的插入损耗小于0．55 dB,回波损耗优于12 dB,相移量具有很好的线性关系,说明该新型封装结构非常适合RF MEMS器件低成本批量封装。

数字系统中混合电压的融合技术

电压融合问题是设计数字系统的关键技术之一,讨论了多电源电压混合时数字系统可能出现的问题及相应对策。

场发射平板显示高低压电平转换电路

提出适用于场发射高压驱动的高低压电平转换电路设计及性能分析。通过模拟,此电路可以在100V的驱动工作电压以及10mA的驱动电流条件下安全工作,最高工作频率可达20MHz。在50pF输出负载下上升时间和下降时间分别为14,25ns。同时分析了高压CMOS器件与0.8μm标准CMOS工艺兼容过程中的厚栅氧化对于低压器件及高压N管的阈值特性影响。

一种基于0.13m CMOS工艺的10位SAR A/D转换器

基于SMIC0.13μm CMOS1P6M Logic工艺,采用一种新型R-C组合式D/A转换结构、伪差分比较结构以及低功耗电平转换结构设计了一种用于多电源SoC的10位8通道逐次逼近型A/D转换器。在3.3V模拟电源电压和1.2V数字电源电压下,测得DNL和INL分别为0.31LSB和0.63LSB。当采样频率为1MS/s,输入信号频率为490kHz时,测得的SFDR为67.33dB,ENOB为9.48bits,功耗为3.25mW。该A/D转换器版图面积为318μm×270μm,能直接应用于嵌入式多电源SoC。

一种适用于氮化镓半桥结构的高可靠性差分电流补偿电平移位电路

为了提高氮化镓半桥结构的抗dv/dt特性,提出了一种适用于氮化镓半桥结构的高可靠性差分电流补偿新颖电平移位电路.该电路在自举电容作用下,将0 V~5 V输入电压转换为35 V~40 V输出电压,并且在浮点电压快速变化过程中,输出的驱动电压均保持稳定.电路采用电流镜结构传输信号,能够实现电平信号的快速传递,有效地减小传输延迟.对于浮点电压的快速变化导致移位电平器输出变化的问题,采用新颖的差分电流结构进行电流补偿,提高电路的抗dv/dt特性,获得高可靠性的输出电压.本电路基于标准0.35μm BCD工艺40 V的LDMOS耐压器件,对该电平移位电路在1 MHz频率下进行验证.结果表明上升沿响应延迟为587.184 ps,下降沿响应延迟为832.144 ps,抗正的dv/dt变化为116 V/ns以及对负dv/dt变化不敏感,该电路具有高速,高可靠性优点.

基于FPGA实现快速移位器的设计方案比较

该文讨论了在FPGA中的用高层次设计方法实现快速移位器时,对不同位数的移位器,全译码,部分译码和全编码三种实现方案如何选取。

同步降压DC-DC转换器驱动级设计

提出一种输入电压为4.5～23V、输出电流可达3A的同步降压转换器的驱动级,内部集成了电平移位、死区时间控制及同步管反向电流限制等功能。设计了一种为内部逻辑供电的低压电源,使驱动级大部分可以由低压器件构成,与外部电源供电的驱动级相比,大大减小了芯片面积。分析了该电路的结构与工作原理;采用0.6μm BCD工艺,通过HSPICE进行仿真,证明该驱动级方案切实可行。

一种消除阈值电压影响的高效率电荷泵

提出了一种基于Dickson电荷泵结构的片上升压电路,由两相非交叠时钟驱动,并与电平转换单元配合使用。该电路将最后一级的传输管NMOS管替换为PMOS管,再由电平转换单元产生的电压来控制该PMOS管的栅端电压,使之在导通时彻底打开,从而消除该级的阈值电压损失,提高了输出电压。