基于XMG的乘法器电路等价性验证算法

组合电路等价性验证是数字集成电路设计自动化(EDA)中的重要部分,随着算术电路在现代计算机系统中的占比逐渐增大,传统的等价性验证算法在验证多比特算术电路,尤其是乘法器电路时面临挑战.对此,提出一种基于XOR-Majority Graph(XMG)逻辑表示的组合电路等价性验证算法.首先将2个待验证电路构建成的联接(Miter)电路进行XMG逻辑重写;然后在等价性一致的前提下对XMG的节点个数和逻辑深度进行逻辑重写优化;最后调用布尔可满足性(SAT)求解器和仿真器进行验证,得到最终等价性验证结果.实验结果表明,与ABC,Lingeling等工具相比,所提算法在验证时间上实现了平均489倍、最高1472倍的加速.

25 Hz相敏轨道电路与ZPW-2000A结合处的逻辑检查故障分析

25 Hz相敏轨道电路与ZPW-2000A轨道电路特性不同,但在自动闭塞及站内电码化改造过程中两种制式轨道电路常结合应用。不同的特性会导致结合处的逻辑检查失效。针对场联进路无法正常解锁、三接近闭塞分区遗留失去分路故障进行分析,介绍故障发生的场景及原因,并讨论计算机联锁、列控中心、区间综合监控系统以及继电逻辑检查电路对于此类故障的解决方案,为后续工程设计及故障处理提供参考。

判奇电路实现方法探讨

以三输入判奇电路设计为例,通过对其输出函数表达式的形式变换,分别采用多种门电路及译码器、数据选择器等74系列器件进行电路设计,给出了7种电路实现形式,并分析了各种电路实现的优缺点。此例说明了组合逻辑电路设计的灵活性及电路实现的多样性,所采用的设计方法对其他组合逻辑电路设计具有一定的启发与指导意义。

数字集成电路芯片微机检测法

用可编程并行接口 82 5 5 A设计一个 PC机的接口电路 ,该电路用来检测数字集成电路芯片的好坏 ,具有成本低、效率高。

一种基于混合SAT求解器的RTL验证方法

为了提高集成电路验证系统的性能,提出一种面向Verilog描述的寄存器传输级(RTL)电路验证方法.该方法将验证问题转化为RTL可满足性问题,并采用基于混合布尔可满足性问题(SAT)的求解器.与传统方法相比,其综合引擎取消了算术电路逻辑的实现,保留了电路特性及其优化信息.因为所需的待验证模型的抽象层次较高,综合系统所花的综合时间较少,尤其是验证引擎不需要处理较低级别的验证细节,由此大大提升了系统性能.不同规模的加法器实验结果表明,基于混合SAT引擎的RTL验证流程较传统流程有明显优势,对复杂电路的验证时间甚至可减少99%.

基于等效关联逻辑变量的冒险检查方法

在引入等效关联逻辑变量的基础上,建构一种组合逻辑电路冒险错误检查方法,使得逻辑错误的成因和结果直观的呈现于卡诺图中.

基于等价性形式验证的逻辑综合引擎设计研究

本文描述了一个基于等价性验证的逻辑综合引擎,它实现了从RTL级到网表级的综合。设计验证系统的初衷是验证给定设计从RTL级到网表级自动综合后电路的正确性,所以综合引擎本身的正确性是本文首要关注的问题。为了提高等价性验证引擎的工作效率,本文还提出并实现了一系列保持电路相似性的方法。最后,本文以SYNOPSYS的等价性验证工具FORMALITY作为比较,试验结果表明本系统是有效的。

完全自校验四余度容错系统设计

完全自校验四余度容错系统是由完全自校验电路管理一个传统的四余度容错系统组成,其中完全自校验电路的功能是用来检测冗余模块错误信息和校验电路本身的错误。错误信息指示主要依赖于错误信息输出,它可以用来产生停止信号来阻止错误的传播。校验电路内部错误产生的指示码和冗余模块错误信息无关,但是可以屏蔽冗余模块和完全自校验电路的错误。此系统具有很高的可用性和可维护性。

区间继电式逻辑检查电路的改进

自动闭塞区间增加继电式逻辑检查电路后,当列车在发车进路最外方轨道区段发生正常占用后丢失时,会导致机车掉码。经研究,如在JLJ继电器第一条自闭电路中取消IBG继电器的一组后接点或增加XIFMJ继电器的一组前接点,可以防止列车在发车进路最外方轨道区段正常占用,后丢失时,掉码问题的发生(单机除外)。

区间继电式逻辑检查电路浅析

针对京广线长葛-临颍段既有ZPW-2000A区间移频自动闭塞技术设备现状,对区间自动闭塞继电电路进行技术改造,增加继电式逻辑检查功能,实现区间轨道电路三点检查,避免列车在区间出现失去分路情况下导致的信号显示升级等不安全因素,确保列车运行安全。

自动闭塞区间继电式逻辑检查功能电路优化

进站信号机内方第一区段红光带开放引导信号时,区间继电式逻辑检查电路将无法正常工作,通过对自动闭塞区间继电式逻辑检查功能站内结合电路进行优化,可在特定情况下保证电路正常动作,减少多余的操作。

区间逻辑检查相关应用问题分析与探讨

通过区间ZPW-2000无绝缘轨道电路调谐区纳入逻辑占用检查施工后,出现的逻辑检查工作状态显示异常、接近区段遗留白光带、调谐区故障造成失去分路等3个方面的问题,结合现场典型案例进行分析,提出加强轨道电路调谐区纳入逻辑检查施工和试验管理的建议。

QJK系统区间占用逻辑检查试验方法探讨

区间综合监控(QJK)系统是利用计算机和数据通信技术,实现区间占用逻辑检查,其软件功能参考继电式逻辑检查技术条件和列控中心区间占用逻辑检查技术条件。本文从QJK系统的实际出发,结合继电式逻辑检查、列控中心区间占用逻辑检查的试验方法,对QJK系统区间占用逻辑检查功能试验方法进行归纳总结,详细论述了试验项目、试验内容、试验方法及预计的效果。

中继站自动闭塞区段继电式区间逻辑检查电路及应急处置

继电式区间逻辑检查功能作为列车占用丢失报警判断的方法之一,为列车运行提供安全防护。通过分析中继站继电式区间逻辑检查电路,可以熟练掌握主控站对中继站的逻辑检查报警判断,为电务人员提供应急处置措施。

轨道电路在区间逻辑检查中的作用

对轨道电路和区间占用逻辑检查进行介绍,并就列车位置检测功能对轨道电路和区间占用逻辑检查进行模型分析,对增加逻辑检查后形成的列车位置检查系统进行分析,从系统的角度论述了区间占用逻辑检查和轨道电路的关系。

ZPW-2000区间逻辑检查电路的改进

出站信号正常开放后,因站内GJ瞬间落下导致逻辑检查电路中CZJ (出站继电器)落下,进而导致JLJ (记录继电器)落下,造成了离去区段红光带。本文阐明了区间逻辑检查与站内25Hz轨道结合电路中,在出站最后一个区段新增LJ (逻辑继电器)的必要性。

特殊场景下的逻辑检查电路解析及建议

继电式逻辑检查是基于信号电路判定行车过程逻辑、接连自动闭塞系统自动防护、人工解锁盘报警的信号电路安全补强。通过严格检查校核施工过程中的电源使用路径,避免混电情况下试验不出来的现象,同时务必要增加特殊场景试验,可以明显检查特定情况下逻辑检查系统盲区,更好校核混电电路。

QJK区间占用逻辑检查继电结合电路优化探讨

对铁路信号区间综合监控系统区间占用逻辑检查继电结合电路,在现场实际运用中发现的问题进行深入研究,并结合现行技术条件的规定,提出闭塞分区防护电路优化方案,在现场运用和故障判断处理时作为参考.

基于特殊场景的QJK-JS区间综合监控系统改进

通过对铁路信号区间综合监控系统实现站间安全信息传输、区间方向控制、区间占用逻辑检查等功能的介绍,分析其逻辑检查电路存在的问题,并提出优化方案。

部分实现组合电路的等价验证优化算法

信息产业飞速发展,芯片设计的复杂性与日俱增。在复杂的电路设计中,经常包含某些功能未知的模块,这样的电路称为部分实现电路。为了保证产品设计的正确性,对部分实现电路进行等价性验证,提出了一种基于可满足性的优化算法。首先对部分实现组合电路进行"逻辑锥"分割;其次根据匹配的逻辑锥创建Miter电路,并且使用符号模拟技术对电路中的功能未知模块进行变量约束;最后对多个Miter电路的合取范式依次进行可满足性验证。通过在包含单个未知模块的ISCAS'85基准电路以及包含若干大小相近未知模块的组合电路上得到的实验数据,表明了此算法能够较好地提高电路检错率。