An all-optical buffer based on polarization rotation in an EAM

A theoretical model of the refractive index changes of the TE and TM modes in an electro-absorption modulator （EAM） is deduced. The photon absorption and refractive index changes are analyzed numerically. The influence of pump intensity on the phase difference between the TE and TM modes is studied. The polarization rotation effect is obtained in the EAM, and a novel all-optical fiber loop buffer is designed.

基于低功耗ASIP的循环缓存的设计

针对ASIP处理器的低功耗设计要求,提出了多段式的循环缓存结构.该结构与原有的循环缓存结构相比,提高了缓存存储器的利用率.本设计通过减少对主存储器的读操作和缓存存储器的写操作的方式来降低程序存储器的功耗.在SMIC的0.13μm工艺条件下,将该结构应用于助听器处理器中,并进行功耗验证.分析表明,该方法以较小的面积开销,最高可将存储器的功耗降低大约50%,有效的降低程序存储器的功耗.

基于数字广播的大数据量接收与存储策略

数字广播嵌入式终端在接收大数据量的广播信息时受限于软件处理速度,数据因不能得到及时处理而造成丢包,大量数据动态存储时的频繁申请易产生内存碎片,影响系统运行速度。该文针对广播数据的特点,采用环形缓存机制和双向队列式的内存分配方法解决上述问题。实验验证了该方法的可行性和可靠性。

一种基于VLIW DSP架构的高性能取指流水线

以超长指令字(VLIW)数字信号处理器(DSP)作为平台,针对现有提高单线程取指流水线效率的方法中存在的弊端,提出了一种高性能的取指流水架构。该架构支持无效取指的检测与作废,从而降低不必要的cache访问,减少取指流水停顿周期,该结构还引入专用硬件支持编译调度的循环软流水,有效提高指令并行性,降低代码存储空间,由此释放出的单线程取指流水线的空闲周期约达46.34%。实验结果表明,相比优化前的取指流水而言,代码空间压缩约11.93%,执行周期缩短约8.67%,cache访问次数下降约12.84%,指令cache暂停周期缩短约7.86%,处理器单线程的指令吞吐率平均提高约11.7%。

降低指令存储器功耗的一种有效方法:循环缓冲

在超长指令字结构的数字信号处理器中,其指令存储器的功耗所占比重较大。但是,根据数字信号应用的特点,可以采用循环缓冲来减小指令存储器的功耗。本文提出了一种编译器控制的循环缓冲技术,由编译器选择合适的循环代码将其放入循环缓冲,从而减小了取指过程中指令存储器的功耗;给出了循环缓冲的体系结构设计、功耗分析以及有效利用循环缓冲的编译方法;最后用功能级功耗模型验证了该方法的有效性。

Matrix DSP中多线程机制的研究与设计

深入研究了YHFT_Matrix高性能DSP中的一种多线程机制,重点介绍了其循环指令缓冲的读写机制、单线程与多线程之间的模式切换机制。在基于65nm工艺下,经过综合,代码面积、功耗都有减少,关键路径优化0.07ns。对程序的执行评估测试的分析结果表明:多线程工作模式相比单线程工作模式,其处理器性能IPC(Instructions PerCycle)平均提高了9.64%。

基于全光缓存器的光纤传感甲烷多点监测系统

当前的光纤甲烷传感器通常使用长距离准直器，导致探头体积大、安装对准不易等问题．本文提出一种基于全光缓存器的光纤甲烷检测系统，利用全光缓存器多波长多圈缓存的特性，可将探测长度缩短为5cm，是国内外现有方案的1／6～1／10．本方案能有效缩小探头体积，同时保证检测精度．

摩擦缓冲器设计研究

建立了一种由摩擦环和缓冲簧组成的摩擦缓冲器的数学物理模型。重点分析了该类摩擦缓冲器的缓冲特性,研究结果对提高自动武器的设计质量,尤其是对射击频率有特殊要求的自动武器提供有益参考。

一种超低功耗的低压差线性稳压器环路补偿方法

针对低压差线性稳压器(LDO)电路设计中为改善环路补偿的稳定性增加电流缓冲电路而带来额外功耗的问题,提出一种嵌入式LDO环路补偿方法。该方法在原LDO的误差放大器模块中,嵌入一个由晶体管和电容组成的电流缓冲电路,该结构与误差放大器的共源共栅输出级共用晶体管,由于整体电路中不增加新元器件,因此消除了引入缓冲电路所带来的额外功耗。仿真实验验证了加入电流缓冲电路后系统环路稳定性能得到了改善。采用联华电子公司0.5μm 5 V的CMOS工艺线在LDO中进行了投片验证,实测芯片静态功耗电流仅为50μA,当输入电压从3V跳变到5V时,输出电压的上冲与下冲都小于15mV,负载电阻从18kΩ跳变到9Ω时,输出电压的最大变化小于20mV。投片测试结果表明,该补偿方法可在提高系统环路稳定性的同时消除额外功耗。

基于分支执行历史的循环缓冲低功耗方法

针对嵌入式处理器中指令Cache功耗显著的特点,提出了一种基于分支执行历史的循环缓冲低功耗方法.利用分支指令当前信息与分支执行历史信息之间的关系,实现了应用程序中循环的动态检测与加载.通过对取指通道的精确控制,该方法能够过滤大部分不必要的指令Cache访问,有效降低了指令Cache的功耗.在SuperV_EF01DSP上的实验结果表明,采用该方法后,在处理器性能没有损失的情况下,指令Cache功耗平均降低32.58%,面积仅增加8.31%.

VLIW处理器循环指令缓冲器设计与实现

数字信号处理软件中循环程序在执行时间上占有很大比例,用指令缓冲器暂存循环代码可以减少程序存储器的访问次数,提高处理器性能。在VLIW处理器指令流水线中增加一个支持循环指令的缓冲器,该缓冲器能够缓存循环程序指令,并以软件流水的形式向功能部件派发循环程序指令。这样循环程序代码只需访存一次而执行多次,大大减少了访存次数。在循环指令运行期间,缓冲器发出信号使程序存储器进入睡眠状态可以降低处理器功耗。典型的应用程序测试表明,使用了循环缓冲后,取指流水线空闲率可达90%以上,处理器整体性能提高10%左右,而循环缓冲的硬件面积开销大约占取指流水线的9%。

基于DSP和CPLD旋转机械振动实时数据采集系统的实现

通过采用硬件与软件结合的锁相环技术和双缓冲技术,用CPLD、AD和FIFO实现一种时序严格、由硬件自动完成数据采集的电路,能够自动跟踪转速信号的变化,实现整周期采样。克服了软件采集时在转速变化时,相位不同步的问题,从而为DSP的频谱分析奠定了基础。

经济型数控系统中基于插补缓冲区的闭环控制方法

闭环控制是数控机床提高加工精度的重要方法。针对经济型数控系统的特点 ,提出了基于插补缓冲区的闭环控制方法。该方法避免了复杂昂贵的专用硬件系统 ,又具有控制简单、响应速度快的优点 ,对数控系统的开发设计有较高的实用价值。

环形生产线缓冲区配置及设备布局集成优化

研究了缓冲区配置及设备布局模型,结合环形生产线构型特征,分析线上缓冲区配置与设备布局的关联,提取共同约束条件及物流路径长度、生产率、托盘数等关键生产线评价指标作为目标函数,建立缓冲区配置及设备布局集成优化模型,并利用NSGA-II进行多目标求解。经过实例验证,该方法具有有效性。

基于ISP技术的环形缓冲在高速数据采集系统中的应用

利用环形缓冲的办法解决了高速数据采集系统中的数据缓冲问题,克服了单缓冲和双缓冲的缺点,并利用ISP技术实现,简化了电路,缩短了系统研制周期,提高了系统的可靠性。

基于有源光纤环路的光缓存单元

设计了一个低噪声的EDFA,结合0.8nm的窄带光滤波器,采用长为10439m的标准单模光纤,构成了一个有源光纤环路。对其输出特性进行了详细的测试,测试结果表明该系统具有良好的信号复制能力。基于此设计了一个光缓存单元,描述了其存储原理,定义了其单位缓存时间和最大缓存时间,实验表明该光缓存单元实现了光脉冲信号的缓存,单位缓存时间约为50μs,复制光脉冲个数在500个以上,相应的最大缓存时间约为25ms。

基于FPGA的卷积神经网络硬件加速器设计

为了提高中小规模设备卷积神经网络的推理速度,提出一种基于FPGA的卷积神经网络硬件加速器设计方案。针对模型中的卷积运算单元,该硬件加速器采用输入、输出二维循环展开和循环分块的方法,设计128个并行乘法器单元。模型的输入输出接口采用双缓存设计,通过乒乓操作,降低数据传输带来的时间延迟。同时,采用16位定点量化模型中权重参数,偏置参数和输入输出特征图的像素值。实验结果表明,与通用CPU酷睿i5-4440处理器相比,在COCO数据集上准确率几乎不变的情况下,计算性能提高5.77倍。在系统时钟频率为150 MHz时,硬件加速器的计算性能达到28.88 GOPS。

无线收、发信机的设计

主要讲述移动通信中收、发信机的工作原理、基本结构和组成。在给出收、发信机原理框图的同时 。

集装袋原料运输方式的设计与优化

针对某耐火厂现场条件,指出运输集装袋原料过程中传统带传动送料方式的局限性,结合实际工况提出采用平板小车的运输方式。通过详细分析运料过程中场地的局限性及运输工艺的特点,逐步改进优化设计,最终采用了配置缓冲装置的双向闭环驱动平板小车的运输方式,并证明其在实际生产应用中效果较好。

软件流水循环缓冲的设计与实现

设计了一种软件流水循环缓冲,用于存储和派发循环体指令,减少执行循环程序时的访存次数,从而减少访存延迟对性能的影响。在详细研究软件流水和循环展开的基础上,完成了软件流水循环缓冲的设计。所设计的循环缓冲可以存储112条32位指令,用循环专用指令来控制循环程序的执行。对设计进行了模拟验证,并用Design Com-plier对设计进行了综合。