用于传感器信号获取的恒定带宽PGA设计

阐述基于180nm CMOS工艺的一种用于传感器AFE(Analog Front End, AFE)的低噪声恒定带宽PGA电路设计,其1~4级为可选接入级,采用基于全差分放大器的低噪声开环结构。最后一级为推挽输出的增益精调级,采用基于跨导-跨阻闭环反馈型结构。芯片测试结果表明,该PGA的增益范围为0~66.7dB,步进为1dB;在1.8V供电电压下,功耗为1.01mW;等效输入噪声为3.9μ VRMS(1~100kHz积分)。此外,由于最后一级采用跨导-跨阻结构,该PGA的增益曲线还具有恒定带宽的显著优势。

精密低噪声前置放大电路的设计

介绍了一种中、低频低噪声前置放大电路的设计方案。理论分析影响低噪声前置放大电路的因素;采用抑制噪声和直流漂移电路减小噪声干扰;并对设计电路进行测试和分析。测试表明其等效输入噪声失真率≤0.04%（输出9.5 rms时）;在1~100 kHz范围内,频率稳定度≤0.01%。

精密放大器和低噪声失调电路技术

介绍了精密放大器的现状和实现精密放大器的低噪声失调电路技术,着重讨论了自稳零和斩波稳零电路技术,定量分析了这两类电路技术对电路噪声的影响,给出了各自的仿真结果。理论分析和仿真结果均表明,该两类电路技术能很好地抑制电路的失调和噪声,实现微弱传感器信号的精确放大。最后对精密放大器的未来发展空间作了展望。

二极管非制冷红外探测器及其读出电路设计

针对非制冷红外技术的低成本高性能应用,提出了基于SOI的二极管红外探测器及其读出电路的集成设计方案。阐述了二极管非制冷红外探测器的基本原理和工艺实现。对探测器的电学特性进行理论推导,得出读出电路的设计指标。采用连续时间自稳零电路结构实现探测器输出信号的低噪声低失调放大,采用级联滤波器以减弱开关非理想因素的影响,并采用片内电容采样保持,使得I/O引脚数较少,从而减小版图面积。采用spectre工具进行仿真,在CSMC 0.5μm 2P3M CMOS工艺下实现。结果表明:读出电路性能良好,闭环增益为65.8 dB,等效输入噪声谱密度为450 nV/Hz,等效输入失调电压100μV以内,功耗为5 mW,能实现探测器信号的准确读出。

一种低噪声电荷灵敏前置放大器的研制

介绍了一款新型低噪声电荷灵敏前置放大器的研制。该电荷灵敏前置放大器采用新的自主设计方案,可利用计算机的USB接口直接供电,其电子学等效输入噪声约为0.08 f C,积分非线性为1.8%。该电荷灵敏前置放大器可用于小型半导体核探测谱仪的信号读出放大。集探测器偏置高压、低压电源、电荷灵敏前放、成形电路于一体,体积小、使用方便、噪声低。

具有带外抑制的限幅低噪声放大器一体化设计

基于0.15μm GaAs赝配高电子迁移率晶体管(PHEMT)工艺,研制了一款27.5~31 GHz具有带外抑制特性的限幅低噪声放大器(LNA)单片微波集成电路(MMIC)。限幅器采用两级并联结构,用微带线进行输入输出匹配,以减小限幅器的插入损耗和电压驻波比。未单独设计滤波器,而是在LNA的匹配网络中加入滤波支路,且分散置于各级匹配网络中,以减小噪声损耗。LNA为三级级联结构,采用单电源和电流复用结构,以实现较小的电流和功耗。测试结果表明,该MMIC在27.5~31 GHz内增益大于21 dB,噪声系数小于3.6 dB,1 dB压缩点输出功率大于5.5 dBm,在17.6~20.6 GHz内带外抑制比小于-50 dBc,可以承受20 W的脉冲输入功率。

具有带外抑制特性的Ka波段低功耗低噪声放大器

基于0.15μm GaAs赝配高电子迁移率晶体管(PHEMT)工艺,成功研制了一款30~34 GHz频带内具有带外抑制特性的低功耗低噪声放大器(LNA)微波单片集成电路(MMIC)。该MMIC集成了滤波器和LNA,其中滤波器采用陷波器结构,可实现较低的插入损耗和较好的带外抑制特性;LNA采用单电源和电流复用结构,实现较高的增益和较低的功耗。测试结果表明,该MMIC芯片在30~34 GHz频带内,增益大于28 dB,噪声系数小于2.8 dB,功耗小于60 mW,在17~19 GHz频带内带外抑制比小于-35 dBc。芯片尺寸为2.40 mm×1.00 mm。该LNA MMIC可应用于毫米波T/R系统中。

精密集成运算放大器综述

集成电路是二十世纪人类最伟大的科技发明之一,而其中运算放大器作为集成电路中品种、数量最多的一类成为了电子系统中必不可少的一部分,随着市场对于运算放大器的精度需求日渐增长,作为集成运放专业化标志的高精度集成运放应运而生,从首代高精度低失调运算放大器μA725到今天较为先进的第四代OPA4191,分别从输入失调电压、输入失调电压漂移、共模抑制比、开环电压增益、电源抑制比、输入电压噪声和输入电流噪声等几个方面对放大器性能进行了优化。另外从工艺上可将放大器分为BJT、CMOS、BiCMOS、SOI和GaAs与GaN,每种工艺各具优势,可按需选择。从目前来看,国内高精度集成运算放大器相比国外同类产品性能差距较大,且国产化芯片替代需求迫切。精密集成运放在将来发展中会在医疗、工业、仪器仪表乃至军事国防方面实现更广泛的应用。对于下一代精密运算放大器的设计展望,主要聚焦于创造更优秀的噪声、失调、温度系数和更为合理的价格。

低压中和化CMOS差分低噪声放大器设计

以设计低电压LNA电路为目的,提出了一种采用关态MOSFET中和共源放大器输入级栅漏寄生电容Cgd的CMOS差分低噪声放大器结构.基于该技术,采用0.35μmCMOS工艺设计了一种工作在5.8GHz的低噪声放大器.结果表明,在考虑了各种寄生效应的情况下,该低噪声放大器可以在0.75V的电源电压下工作,其功耗仅为2.45mW.在5.8GHz工作频率下:该放大器的噪声系数为2.9dB,正向增益S21为5.8dB,反向隔离度S12为-30dB,S11为-13.5dB.

基于多重反馈环路技术的0.8～5.2GHz CMOS宽带LNA设计

在传统共栅放大器结构基础上,基于0.18μm CMOS工艺,提出一种带多重反馈环路技术的0.8~5.2GHz宽带低噪声放大器(LNA).该电路采用的负反馈结构在改善噪声系数和输入阻抗匹配的同时并不需要消耗额外的功耗;采用的双重正反馈结构增加了输入级MOS管跨导设计的灵活性,并可通过输出负载阻抗反过来控制输入阻抗匹配,使得提出的LNA在宽频率范围内实现功率增益、输入阻抗与噪声系数的同时优化.后版图仿真结果显示,在0.8~5.2GHz频段内,该宽带LNA的功率增益范围为12.0~14.5dB,输入反射系数S_(11)为-8.0^-17.6dB,输出反射系数S_(22)为-10.0^-32.4dB,反向传输系数S12小于-45.6dB,噪声系数NF为3.7~4.1dB.在3GHz时的输入三阶交调点IIP3为-4.0dBm.芯片在1.5V电源电压下,消耗的功率仅为9.0mW,芯片总面积为0.7mm×0.8mm.

采用多级噪声抵消技术的CMOS全差分LNA设计

设计了一种用于2.4GHz RFID单芯片阅读器的CMOS低噪声放大器(LNA)。该设计采用全差分共源共栅结构和新颖的多级噪声抵消技术,不仅减小了电路的噪声而且增加了系统的线性度。芯片采用标准UMC 0.18um CMOS工艺,工作电压为1.2V时,消耗电流小于8mA,后仿真结果表明2.4GHz时,芯片达到1.69dB噪声系数,大于14.25dB功率增益以及-1.1dBm的输入三阶截点(IIP3)。设计满足单芯片阅读器低噪声,低功耗和高线性度的要求。