可兼容四种March系列算法的PMBIST电路设计

存储器是系统级芯片(System on chip,SoC)中最重要的组成部分之一,也是最容易出现故障的部件。存储器故障可能会导致整个SoC失效,对存储器进行充分的测试和验证是至关重要的。目前,主流的存储器测试方法是采用存储器内建自测试(Memory build-in-self test,MBIST)技术,传统的可测性技术采用单一的测试算法进行测试,为了满足不同类型存储器的测试需求以及不同工艺制造阶段的测试强度,需要使用不同类型的测试算法进行测试。结合存储器常见的故障模型以及多种测试算法,设计了具有较高灵活性和可扩展性的可编程存储器内建自测试(Programmable memory built-in-self test,PMBIST)电路,可兼容四种不同的March系列算法进行存储器内建自测试,采用寄存器传输语言(Reigster transfer language,RTL)级代码的编写方式,针对静态随机存储器(Static random-access memory,SRAM)采用不同March系列测试算法进行仿真,并以常用的March C+算法为例进行说明。仿真结果表明,所设计的PMBIST电路可对四种不同的March算法进行测试,满足不同类型存储器的内建自测试需求。

一种基于存储器内建自测试的新型动态March算法设计

存储器作为片上系统(SoC)中最大和最重要的模块之一,它的稳定性和可靠性关乎着整个芯片能否正常工作。为了提高存储器的测试效率,该文提出一种新型动态March算法——Dynamic-RAWC。相比经典的March RAW算法,Dynamic-RAWC算法有着更良好的故障检测效果:动态故障覆盖率提高了31.3%。这个可观的效果得益于所提算法以经典的March RAW算法为基础进行优化,融入了Hammer,March C+算法的测试元素和一些新的测试元素。不同于普通March型算法的固定元素,所提算法支持用户自定义算法的执行顺序以适应不同的故障检测需求,能够动态地控制算法元素,在时间复杂度和故障覆盖率之间进行调整从而达到良好的平衡。

一种测试SRAM失效的新型March算法

随着工艺偏差的日益增加,新的失效机制也在亚100 nm工艺的CMOS电路里出现了,特别是SRAM单元。SRAM单元的故障由晶体管阈值电压Vt差异引起,而Vt差异又是由工艺偏差造成的。对于这类SRAM失效机制,需要把它映射成逻辑故障模型,并为检测出这类故障研究出新的March测试序列。针对这些逻辑故障模型,提出了一种新型的March算法序列;并通过验证,得到了很高的测试覆盖率。

基于March算法的存储器测试控制器设计

随着soc设计向存储器比例大于逻辑部分比例的方向发展,存储器的品质直接影响着soc的整体性能的提高,故对于存储器测试显得尤为重要。现在存在的一些存储器测试方法对故障的覆盖率都不能达到100%。本文分析了现有的各种March算法,提出了一种新的存储器测试控制器设计方法,它综合调配各种March算法,使测试的故障覆盖率接近100%,并且硬件开销很小。

基于March X算法的SRAM BIST的设计

针对LS-DSP中嵌入的128kbSRAM模块,讨论了基于MarchX算法的BIST电路的设计。根据SRAM的故障模型和测试算法的故障覆盖率,讨论了测试算法的选择、数据背景的产生;完成了基于MarchX算法的BIST电路的设计。128kbSRAMBIST电路的规模约为2000门,仅占存储器面积的1.2%,故障覆盖率高于80%。

一种改进的随机存储器自检测March算法

本文对随机存储器各类故障的失效机制和当前已有的解决算法做了简要介绍,进而对该问题更好的解决和各个指标的优化平衡提出了一种改进的March算法,从而达到了较高的故障覆盖率。

基于March C-算法的SRAM芯片的SEU失效测试系统

为实现SRAM芯片的单粒子翻转故障检测,基于LabVIEW和FPGA设计了一套存储器测试系统:故障监测端基于LabVIEW开发了可视化的测试平台,执行数据的采集、存储及结果分析任务,板卡测试端通过FPGA向参考SRAM和待测SRAM注入基于March C-算法的测试向量,通过NI公司的HSDIO-6548板卡采集2个SRAM的数据,根据其比较结果判定SEU故障是否发生。该系统可以实时监测故障状态及测试进程,并且具有较好的可扩展性。

基于March C-算法的单片机存储器测试

为了保证单片机系统的可靠性,对单片机内嵌存储器的测试显得尤为重要。根据MCS-51系列单片机系统内嵌存储器的结构特点和故障模型,研究了测试算法的选择、数据背景的产生等问题,首次提出将March C-算法用于单片机内嵌存储器的用户级测试程序编写。该测试程序对SAF,TF,AF,CF的故障覆盖率可达到100%,并且能够检测部分NPSF故障,具有较高的故障覆盖率,适合于对用户级MCS-51系列单片机存储器的测试。

基于MARCH算法的SRAM内建自测试设计

随着FPGA集成度和复杂性的增加,测试显得尤为重要,但是测试是FPGA设计中费用最高、难度最大的一个环节。由于片上系统的快速发展,ATE的速度及其存储量已经不能满足测试的要求,因此出现了内建自测试技术。本研究的主要目的是实现一个对32个单元、每个单元8比特大小的SRAM测试的BIST,采用的测试方法为MARCH算法。在设计中采用的是Verilog语言,用QautusⅡ9.0软件对设计进行仿真,并对仿真结果进行分析判断。

基于March C+算法的RAM内建自测试设计

为解决HSC32K1芯片传统测试的不足,基于March C+算法的内建自测试(Built In Self Test,BIST)方法,并利用perl语言调用Mbist Architect工具自动产生March C+算法,生成时间只需要3.5 s,相比手动编写算法代码几十分钟甚至几小时来说缩短了测试时间,提高了测试效率。仿真结果表明,提出的测试方法,可以有效地达到测试效果。该方法可以推广到对其他芯片进行测试,适用性强.

一种优化FPGA内嵌BRAM自检测March C+算法

在现场可编程门阵列内嵌块存储器(BRAM)测试中,传统测试方法存在故障覆盖率不高、测试内容较多、测试成本较高等问题。为了提高故障覆盖率,在March C+算法的基础上,提出一种March CG新算法。该算法通过增加连续写操作和测试算法的数据背景提高字内耦合故障、写干扰故障覆盖率。构建高效率存储器内建自测试电路,采用March CG算法实现对单个BRAM和多个BRAM的测试。实验表明,在单个BRAM测试中,相比March C+算法,March CG算法对故障的覆盖率提高了13.6%;在多个BRAM测试中,对BRAM资源的覆盖率达到了100%。

一种Mbist新型算法March 3CL的设计

制造工艺的不断进步,嵌入式存储器在片上系统芯片中的集成度越来越大,同时存储器本身也变得愈加复杂,使得存储器出现了一系列新的故障类型,比如三单元耦合故障。存储器內建自测试技术是当今存储器测试的主流方法,研究高效率的Mbist算法,是提高芯片成品率的必要前提。以SRAM的7种三单元耦合故障为研究对象,通过分析故障行为得到三单元耦合的72种故障原语,并且分析了地址字内耦合故障的行为,进而提出新的测试算法March 3CL。以2048X32的SRAM为待测存储器,利用EDA工具进行了算法的仿真,仿真结果表明,该算法具有故障覆盖率高、时间复杂度低等优点。

March算法在BIST电路设计中的作用机制

基于March CE算法,设计了一种可嵌入式的具有内建自测试功能的电路;在电路和测试方案设计中依据March CE算法中理论公式,并以此为依据叙述了设计过程中的作用机制,给出BIST电路结构原理图和电路设计图,对所设计的电路进行了测试,验证了所设计电路.

铁电存储器的故障模型和March C-1T1C测试

铁电存储器读写时间短、功耗低、可重复擦除性好,因此,在航天航空、军事和公共交通等领域得到了越来越广泛的应用。一个晶体管和一个电容(1T1C)单元结构是常见的铁电存储器存储单元。本文对1T1C铁电存储阵列提出了几种基于电气缺陷的故障模型,包括晶体管常开、常关、开路和桥接故障。与现有的存储器故障相比,发现了两个新的故障,即写入故障(WDF)和动态写入故障(dWDF)。此外,还提出了一种改进的March C-1T1C测试,可以有效覆盖现有的故障和新发现的故障。

测试原语:存储器故障最小检测序列的统一特征

March算法作为一类高效的存储器测试算法,已在学术界得到广泛、深入的研究,并取得了卓越成果。然而,当前以故障原语为核心的故障建模方法无法直接应用于March算法的分析。提出了一种新的测试原语,将其作为故障原语与March算法之间的桥梁,以期简化测试算法的分析、生成过程。该测试原语描述了March算法检测对应故障所必须具备的共性特征,形成了高度灵活且可拓展的March算法分析单元。根据故障原语生成了对应的测试原语,通过理论分析证明了该测试原语具有完备性、唯一性和简洁性的特点。

基于内建自测试电路的NAND Flash测试方法

随着NAND Flash在存储器市场中的占比与日俱增,对NAND Flash的测试需求也越来越大。针对NAND Flash存储器中存在的故障类型进行讨论,并对现有测试算法进行分析,为提高故障覆盖率以及降低测试时间,对现有的March-like测试算法做出改进,改进算法比March-like算法的故障覆盖率提高了16.7%,测试时间减少了30%。完成存储器内建自测试(MBIST)电路设计,设计了FPGA最小系统板并进行板级验证,结果验证了MBIST电路以及改进的测试算法的可行性。

STT-MRAM存储器的故障测试设计

自旋转移矩的随机存储器(Spin Transfer Torque Magnetic Random Access Memory,STT-MRAM)以其非易失性、读写速度快、数据保持时间长、完全兼容CMOS(Complementary Metal Oxide Semiconductor)工艺等优势在新型存储器中脱颖而出.随着其产业化的投入暴增和应用规模的扩大,STT-MRAM存储器产品的质量和可靠性测试十分必要.当前,最常用的March测试算法在对STT-MRAM的性能进行验证时,存在测试复杂度与故障覆盖率两者不匹配的难题.针对于此,从STT-MRAM的制造缺陷形成和分类出发,将部分针孔故障的表现形式,采用March敏化的方式检测,并基于此类故障类型,提出了一种高故障覆盖率的March CM测试算法,根据此算法设计相应的内建自测试(Build-In Self-Testing,BIST)电路.仿真验证及对STT-MRAM的板级测试显示这一设计达到了兼容高复杂度和高覆盖率的测试要求.

长征四号系列运载火箭测发控系统技术发展与展望

地面测发控系统是运载火箭系统工程中重要的组成部分,随着科技的不断进步,以及高密度发射、快速性测试和低成本运营的迫切要求,为满足可靠、智能、高效、经济的目标而不断发展。本文回顾了长征四号系列运载火箭测发控系统的发展历程,对历代测发控系统产品和技术路线进行了分析,总结存在的主要问题,提出了电气动力一体化测发技术、远程测发技术、全箭综合健康管理技术和快速测发技术等关键技术作为未来测发控技术研究方向和应用模式,为地面测发控系统的后续发展提供参考。

CMOS存储器中地址译码器的开路故障及测试

对 CMOS存储器中地址译码器的开路故障进行了分析和分类 ,得出了其中有一类开路故障不能用常用的测试算法可靠的测试出 。

嵌入式存储器内建自测试的原理及实现

随着集成电路设计规模的不断增大 ,在芯片中特别是在系统芯片 SOC( system on a chip)中嵌入大量存储器的设计方法正变得越来越重要。文中详细分析了嵌入式存储器内建自测试的实现原理 ,并给出了存储器内建自测试的一种典型实现。