ARM+DSP系统MMU在射频一致性测试仪表的实现

针对单核处理器MMU无法满足TD-LTE射频一致性测试仪对存储系统提出的高性能需求,提出了一种基于功能强大的ARM+DSP双核嵌入式系统的MMU实现方法。根据TD-LTE系统的设计需求,重点介绍了双核MMU在不同环境下的设计及其与各种方案的对比分析。基于双核系统中ARM与DSP处理器各自特点和需求,设计了两种MMU。在实现重映射后,双核系统实现上电自启动,并顺利响应了来自GPIO的IRQ中断。

针对深度学习中不规则内存访问的高吞吐内存管理单元

人工智能应用的多样化与复杂化导致了算法模型的不规则内存访问,即集中突发的访问请求与稀疏的访问地址,从而给智能应用在内存资源严格受限的移动端设备的部署带来了挑战。这种不规则的内存访问导致了现有架构中内存管理单元(MMU)的地址转换面临低吞吐和长延迟的问题,使其成为系统访存通路的瓶颈。针对上述问题,本文提出了一种新的高吞吐MMU架构方案(HTMMU),通过多流并行,加强冗余请求的过滤,合理地分配有限的片上存储资源等手段,从而能高吞吐、低延迟地处理不规则访问的地址转换,提升系统访存效率。实验结果表明,在处理人工智能算法内突发的稀疏访存时,相较于当前主流MMU设计方案,HTMMU平均获得了2.43倍的性能提升,而平均访问延迟降低为原先的34.1%,同时将额外面积开销控制在3.0%以内。

针对Linux操作系统的MMU设计

本文针对Linux操作系统的内存管理机制设计了一款在TLB不命中时自动查询页表,填充TLB的MMU,并为它设计了一条专门的验证、调试平台.经仿真验证后,本文所设计的MMU能很好的和Linux配合,高效的完成虚拟地址和物理地址的转换.

内存管理单元MMU虚拟化代价研究

虚拟化技术在计算系统中的作用日益重要.越来越多处理器内集成了MMU内存管理单元为内存虚拟化提供支持.基于SPARC平台,对hypervisor MMU虚拟化机制进行深入探讨,并对虚拟化代价进行分析:MMU虚拟化代价主要来自于Guest OS对MMU操作时的hypercall调用以及访存异常的处理代价.实验表明:data_real_translation_miss,IMMU_miss_HWTW和mmu_map_addr等hypervisorAPI和异常处理成为MMU虚拟化代价的重要因素,MMU支持下hypervisor虚拟化引入了很小的性能开销.

SOCDMMU中核心部件的软件实现方法

针对传统系统级芯片动态内存管理单元(SOCDMMU),提出用软件方法实现SOCDMMU中的核心部件。该方法分析了核心硬部件的功能,以软件方程的形式进行算法抽象,并在改进后实现算法。测试结果表明,经过该方法实现的SOCDMMU流片能进行算法的更新,且随着片上内存资源的增大,管理效率能同步提高。

MMU在TD-SCDMA基带专用芯片中的应用

介绍了存储管理单元在TD-SCDMA基带专用芯片“通芯一号”中的工作原理,包括地址转换及高速缓存的控制。在存储管理单元应用实例中,合理地对“通芯一号”物理存储空间进行了重映射,而且成功启动了高速缓存,使“通芯一号”的运行效率大幅度提升,更容易满足3G业务的需求。

基于无MMU嵌入式系统实现应用软件硬件无关性

在不具有内存管理单元(MMU)之类硬件部件支持的嵌入式系统中,软件通常是以一个整体存在于系统中,实践中,因为硬件器件或应用功能变更均会导致更换整体软件,软件的测试、验证及更换复杂且成本增加。通过对几种典型系统实现应用软件硬件无关性原理的分析,结合ARM Cortex-M系列处理器,给出在无MMU的嵌入式系统中实现应用软件具有硬件无关性的方法,该方法便于构造更灵活的嵌入式系统,降低系统升级更新的成本和难度。

嵌入式GPU存储管理单元的设计与实现

针对嵌入式图形处理器(Graphics Processing Unit,GPU)中存储管理单元工作频率低以及转换后援缓冲区命中率低的问题,设计并实现了一种适用于嵌入式GPU的存储管理单元。存储管理单元采用两级页表匹配的方式,实现从虚拟地址空间到物理地址空间的映射。将存储管理单元中转换后援缓冲区设计为三级流水线结构,以提高存储管理单元的工作频率。使用改进的伪最近最少使用算法,以提高转换后援缓冲区的命中率。基于中芯国际0.13μm工艺库,使用DC(Design Compiler)工具对设计的存储管理单元进行综合,并在VU440开发板上进行系统级验证。结果表明,采用设计的存储管理单元的嵌入式GPU系统可以正常工作,所提设计的最高工作频率可达235 MHz,转换后援缓冲区的命中率有所提高。与相关设计相比,所提设计的工作频率和转换后援缓冲区的命中率较高。

32位RISC中存储管理单元的设计

多任务处理要求在处理器中集成片上的存储管理单元 ( MMU) ,支持虚拟存储管理 ,通过硬件 MMU把虚地址转换成物理地址。提出了 32位超标量 RISC微处理器的 MMU体系结构 ,论述了逻辑地址到物理地址转换的 3种机制以及相应的存储保护和异常处理 ;着重讨论 TLB( Translation Lookaside Buffer)的设计原则 ,并对其 3种设计结构进行分析比较 ,优化了 TLB的组织结构 ;给出了 MMU的组成、数据通路、控制通路 ,解决了速度瓶颈 ,满足了芯片的设计要求。整个芯片用 TSMC 0 .2 5μm工艺实现 ,芯片面积为 5 mm× 5 mm,主频为 66MHz。

“龙腾”R2微处理器存储管理单元的设计与实现

虚拟内存是一种管理物理内存资源的技术,将虚拟地址空间映像到物理地址空间。提出了一种设计32位超标量微处理器存储管理单元体系结构的方法,实现了访存和访I/O的逻辑地址到物理地址的转换,讨论了TLB(Translation Lookaside Buffer)设计中的关键技术以及在段、块或页的基础上提供的访问保护,满足了“龙腾”R2微处理器芯片的设计要求。整个芯片采用0.18μmCMOS工艺实现,芯片面积在4.8 mm×5.2 mm之内,核心频率超过233 MHz,功耗小于1.5 W。

存储器管理部件的研究

存储器管理部件 MMU( memory managementunit)的速度直接影响微处理器的性能 ,提高存储器管理部件的速度是本文的设计目标。文中提出了存储器管理部件 MMU设计方法 ,论述了虚拟地址空间映射到物理地址空间逻辑关系 ,确定了 MMU是由暂存器、加法器、段测试电路、高速缓存器 CACHE和地址锁存器 latcher组成 ,给出了 MMU的数据通路和控制通路。经 EDA工具Synopsys仿真 ,结果显示传送于数据通路上的三种类型的操作数在控制流的作用下形成物理地址的时间是 1 .6个处理器周期 ,低于微处理器的最短存储器访问周期 ( 2 )

嵌入式RTOS安全保护机制的研究与实现

在分析安全相关的ARINC653规范的基础上,提出了满足安全关键应用的嵌入式实时操作系统S-CRTOS体系结构,较详细阐述了该体系结构所采用的隔离和保护原理,以及所解决的区间调度、进程池和异步机制等几种关键技术。该体系结构已在多种目标板上成功实现,可用于航空电子、汽车电子等安全关键系统。

两级链表在交换控制芯片描述符管理中的应用

研究一种利用硬件实现片上存储器管理的方法,针对目前交换机最长至9 728 Byte的超长帧存储问题,在交换控制芯片描述符管理方法的基础上,提出一种两级链表的设计方法,即第一级发送队列链表和第二级缓存标签链表,分别用于维护每个端口的帧优先级次序及每个帧的缓存页地址。仿真实验结果证明,该设计方法能有效地管理描述符,可处理超长帧的交换控制芯片。

支持遗忘特征的记忆模型及其在知识管理中的应用

为了在知识管理系统中有效进行知识筛选,本文将遗忘的特性引入知识管理,建立了复合记忆—遗忘数学模型.探讨了该模型的数学特性,并对其进行了适合计算机模拟的等效简化.探讨了该模型在知识管理系统中的应用和实现方法,并给出了实例.该模型有助于识别知识管理系统中的老化知识和新知识,优选关键知识,提高系统效率.

ARM指令执行速度影响因素的实验研究

介绍ARM微处理器S3C2440A的内存管理单元(MMU)和高速缓存,设计一种实验方法来测定在不同CPU时钟频率下禁用或启用高速缓存时,程序指令在SDRAM和SRAM中的平均执行速度,并对数据进行分析和处理。实验结果表明,启用高速缓存对提高指令的平均执行速度具有较大影响。

新一代微处理机存贮管理部件

本文简要介绍并分析了当前10种常用的32位高挡微机存贮管理部件的技术特点.

μClinux内存管理分析

μClinux内存管理采用非标准Linux内存模型。系统为进程分配连续内存区域,代码段、数据段和栈段间无空隙,且进程私有堆被取消,所有进程共享由操作系统管理的堆空间。最简单的malloc利用mmap从核心空闲内存池中分配内存以实现。并采用存储器分页管理,系统启动时把实际存储器分页,加载应用程序时再程序分页加载。

嵌入式系统关键技术分析与开发应用探讨

随着嵌入式系统的广泛应用，对于嵌入式系统的研究也越来越广泛和具体，在本文中将根据嵌入式系统的主要特点，从嵌入式处理器以及嵌入式操作系统这两个方面进行针对性的分析，对嵌入式软件的设计阐述一些技巧，希望对于我国嵌入式系统的研究、发展能够起到一定的推动作用。

关于CKCORE嵌入式内存管理单元的研究与解析

本文介绍了内存管理单元以及旁路转换单元的原理,主要从TLB工作原理、组织结构、替换策略三个方面描述。并在此基础上详细介绍了CKCORE系列处理器CK510内存管理单元,重点给出了CK510的内存管理单元软件模型以及与其紧密配合的协处理器单元相应的寄存器详细分解。

一种嵌入式多处理器SOC动态存储管理体系

嵌入式实时多处理器SOC片上全局内存的管理方式有动态与静态两种,静态管理不适合实时、快速、数据密集型的嵌入式应用;动态管理则由于片上全局内存分配的不确定性以及高WCET(最坏情况执行时间)等因素导致管理效率低下。提出一种建立在SOC动态内存管理单元之上的可靠高效的片上内存的动态管理体系,并由此引出两级管理结构,同时阐述了修改RTOS以支持该体系的方法。