基于龙芯LA132软核处理器的宇航级SoPC设计

针对现有星载计算机主控系统灵活性差和在空间辐射环境中存在单粒子翻转等问题,设计了一种灵活性强、可靠性高、自主可控的宇航级片上可编程系统(System-on-Programmable-Chip,SoPC)。该系统将龙芯LA132软核处理器应用于航天领域,降低了星载计算机主控系统的体积。为系统存储单元设计实现了一种基于矩阵算法的RS(8,4)码,可在无延迟的情况下实现错误检测与纠正功能,增强了系统的可靠性。测试结果表明,该SoPC系统在Xilinx KCU105硬件平台上可实现单周期内对两个错误符号的检测与纠正,满足宇航级安全性与可靠性的需求,为星载计算机主控系统的小型化提供了一种新的解决方案。

软核嵌入处理器MicroBlaze

MicroBlaze是Xilinx的软核嵌入处理器,使用开发工具ISE/XPS和相关IP-Core,利用FPGA内的通用资源,用户可以参数化地设计CPU、总线、接口等组件,在FPGA内部实现一个完整的高性能处理器,且支持多核处理器,同时可在XPS中完成操作系统配置和应用软件的设计调试。软核嵌入处理器广泛适用于各个领域。文章介绍软核嵌入处理器MicroBlaze及其设计方法。

基于MicroBlaze软核处理器的Bootloader设计

文章介绍了基于MicroBlaze软核处理器的Bootloader程序的设计,详细介绍了适用该程序的FPGA嵌入式系统的硬件配置及Bootloader程序设计的硬件逻辑设计流程和软件设计流程。该程序是在FPGA硬件配置完毕之后,在内部处理器上运行的一段启动代码,用来将FLASH中的用户程序传输至外部RAM,并引导嵌入式系统从用户程序中开始运行。它解决了使用大规模复杂应用程序的嵌入式系统的引导问题,已在实际中应用,具有良好的适应性。

MicroBlaze软核处理器在遥测数据采集中的应用

介绍了32位软核处理器MicroBlaze的体系结构、开发工具和开发流程,以及它在遥测数据采集中的设计应用实例。仿真试验结果证明采用软核处理器的嵌入式遥测数据采集器达到了102.4kbps的码速率,能够正确采集信号,达到预定指标。

MicroBlaze软核处理器在DAB发射机中的应用

讨论了MicroBlaze处理器对DAB发射机中DAC和PLL芯片的控制以及PC与MicroBlaze软核的通信,最终实现了基于PC和FPGA的III波段DAB发射机设计。

Microblaze软核处理器在惯测数据采集中的应用

为达到产品小型化要求,降低开发难度,采用Xilinx公司最新7系列内置Microblaze软核的FPGA芯片以实现数据采集。通过在惯测数据采集上应用的实际项目,详细说明了该类FPGA芯片的Microblaze软核开发流程,包括应用系统的硬件架构设计、在最新Vivado开发环境下的软核硬件平台的设计、整体软件的设计等。经过测试和对比,实验的结果充分说明 Microblaze 软核能够代替同类CPU芯片实现惯测产品的数据采集及处理,并具有其灵活高效的特性,在相近的应用场合中展现出独特的优势。

软核处理器MicroBlaze的CAN总线接口电路设计

针对某综合化通信导航识别设备,提出了一种以Xilinx公司的FPGA代替传统单片机和外围扩展芯片实现CAN总线接口电路的设计方法,通过MicroBlaze软核处理器实现了CAN总线通信节点的SoC片上系统设计,并给出了详细的软件设计流程。这些方法和技术已在实际工程中成功应用。

基于MicroBlaze软处理器的无线定位算法验证平台的设计与实现

随着移动通信技术的发展,基于移动通信系统的无线定位算法越来越吸引人们的关注。为了对该类算法进行实际验证,设计和实现硬件验证平台。该平台以Xilinx的Spartan XC3S1600E FPGA为核心,采用先进的MicroBlaze软处理器作为控制CPU,并与用Verilog语言描述的控制逻辑进行集成,充分展现了FPGA的强大功能。经过Matlab处理的发射数据可以通过USB接口下载到数据FLASH中,并且可以自由的进行更换,从而可以方便地验证不同的定位算法。该平台经初步实测,证明能够满足算法验证的要求。

32位软处理器MicroBlaze的体系结构及其应用

本文分析了软处理器MicroBlaze的体系结构,给出了MicroBlaze内核在软件无线电系统中应用,实现了SOPC(可编程系统芯片)。

基于NIOSⅡ软核处理器的嵌入式测试系统软硬件设计研究

介绍了利用NIOSⅡ软核处理器设计嵌入式测试系统的两类系统架构,详细讲述了基于NIOSⅡ软核处理器的嵌入式测试系统软硬件设计方法;最后结合EP2C8Q-208C8型FPGA芯片,利用Verilog语言描述A/D芯片的工作时序逻辑,利用NIOSⅡ软核处理器设计串口处理单元,将A/D采集的数据通过串口发送到计算机显示。实践表明,利用NIOS II软核处理器设计嵌入式测试系统,具有开发周期短,系统集成度高,功能灵活多样等特点,与传统利用单片机设计嵌入式测试系统相比,具有时钟频率高、运行速度快、调试方便等特点,是一种值得推广的嵌入式测试系统设计方法。

基于NIOS软核处理器的直流无刷电机控制系统设计

介绍了一种新型的基于NIOS软核处理器的直流无刷电机控制系统及设计方法。该系统采用FPGA作为核心器件,极大减少了分离元件的使用,充分利用NIOS处理器集成度高、灵活性强、实时控制的特点在片内实现电机控制逻辑,因此系统具有极大的灵活性、扩展性和通用性,抗干扰能力强、且系统本身结构紧凑,已成功应用于机器人仿人灵巧手手指中。

片上多核处理器容软错误执行模型

随着工艺的进步,微处理器将面临越来越严重的软错误威胁.文中提出了两种片上多核处理器容软错误执行模型:双核冗余执行模型DCR和三核冗余执行模型TCR.DCR在两个冗余的内核上以一定的时间间距运行两份相同的线程,store指令只有在进行了结果比较以后才能提交.每个内核增加了硬件实现的现场保存与恢复机制,以实现对软错误的恢复.文中选择的现场保存点有利于隐藏现场保存带来的时间开销,并且采用了特殊的机制保证恢复执行和原始执行过程中load数据的一致性.TCR执行模型通过在3个不同的内核上运行相同的线程实现对软错误的屏蔽.在检测到软错误以后,TCR可以进行动态重构,屏蔽被软错误破坏的内核.实验结果表明,与传统的软错误恢复执行模型CRTR相比,DCR和TCR对核间通信带宽的需求分别降低了57.5%和54.2%.在检测到软错误的情况下,DCR的恢复执行带来5.2%的性能开销,而TCR的重构带来的性能开销为1.3%.错误注入实验表明,DCR能够恢复99.69%的软错误,而TCR实现了对SEU(Single Event Upset)型故障的全面屏蔽.

基于Nios Ⅱ软核处理器的PWM控制器设计

介绍了Altera公司最新开发的SOPC解决方案——Nios Ⅱ软核处理器,提出了基于Nios Ⅱ嵌入式软核处理器的脉宽调制PWM控制器的硬件、软件设计方法,并给出了脉宽调制PWM软件编写的程序。实验结果表明,与现有的其它方法相比,该方法具有灵活、稳定、易维护、高效率等优点。

基于NIOS软核处理器的音频录放子系统

本文介绍Altera公司的可重构的软核处理器NIOS,以及如何利用NIOS软核灵活、高效的设计一个音频录放子系统。

赛灵思新款MICROBLAZE软处理器

赛灵思公司（Xilinx，Inc．）宣布推出性能优化的MicroBlaze软处理器4．00版。现在，MicroBlaze软处理器在Virtex4 FPGA中的工作频率可达到200MHz，据称内核性能比前一版本提高多达25％，新的浮点单元（FPU）选项使嵌入式开发人员可将系统性能提升至比软件仿真快120倍。该解决方案是一个可扩展的处理器系统，可以让设计人员通过调节其性能来匹配目标应用的计算要求，并可在需要的时候选择更高的算术精度，同时不会增加太多成本。32位单精度、IEEE-754兼容的MicroBlaze FPU为设计人员提供了可同时执行整数和浮点数运算的处理器。

一种面向多核处理器I/O系统软错误容错方法

集成电路制造工艺的飞速发展,使得集成电路的特征尺寸不断减少和集成度不断提高,造成集成电路对工作环境的影响越来越敏感,发生软错误的几率不断增加,对可靠性造成重要影响。随着微处理器进入了多核时代,丰富的片上资源给软错误加固带来了很好的机遇。本文针对多核处理器中I/O系统软错误,提出了一种基于多核处理器的软件Scrub方法对软错误进行加固。测试结果表明,我们提出的软错误容错方法可以大大提高I/O系统的可靠性。

Xilinx推出MicroBlaze软处理器4．00版

赛灵思公司(Xilinx)日前推出MicroBlazee软处理器4．00版，该软处理器在Virtex-4FPGA中的工作频率可达200MHz，核心性能比前一版本提高了25％。此外，新的浮点单元(FPU)选项使系统性能够比软件仿真快120倍。

Xilinx优化MicroBlaze软处理器性能

赛灵思公司（Xilinx）日前宣布推出性能优化的MicroBlaze软处理器4．00版。现在，MicroBlaze软处理器在Virtex-4FPGA中的工作频率可达到200MHz，核心性能比前一版本提高多达25％。此外，新的浮点单元（FPU）选项使嵌入式开发人员将系统性能提升至比软件仿真快120倍。

微处理器软核的测试算法

针对微处理器软核测试程序工艺无关性的要求,我们提出了一种新的寄存器传输级的微处理器功能测试算法。新算法扩展了微处理器的模型表示,简化了指令的故障类型,新的指令测试方法有效地降低了测试程序的复杂度。采用该测试算法我们为自行设计的一个八位微处理器核成功地开发了测试程序。