一种超低功耗的RISC-V处理器流水线结构

随着通信、芯片技术的高速发展,物联网将会是未来新一代信息技术的重要组成部分,也是促进生活智能化过程的强大动力。在IoT的终端设备应用中,超低功耗的微控制器扮演着不可或缺的角色。基于超低功耗嵌入式应用的设计目标,提出了一种基于RISC-V指令集架构的处理器流水线结构,考虑到功耗和性能的折中要求,采用了以两级按序流水线为主体,辅以其他组件流水线长度可变的流水线结构。并在VCS环境下验证了微控制器的逻辑功能,同时通过SMIC180工艺库在DC环境下完成了综合仿真,得到了微控制器的面积占比报告。最后通过运行跑分程序测试,并与ARMCortex-M微控制器比较,比较结果表明本作品同样可应用于IoT的低功耗场景。

32位RISC微处理器流水线设计

简要介绍了一个32位嵌入式航空机载RISC微处理器芯片AR S03的体系结构及特色,阐述了处理器的内部各个模块的功能。着重讨论了其流水线的设计思想和设计实现。AR S03处理器的执行部件采用了5级流水结构、较好的冲突控制策略及低功耗的数据通路,实现了简洁、高效、灵活的体系结构。通过Verilog仿真、综合和静态时序分析的结果表明设计达到了预定的设计要求。

一种高速低功耗32位RISC微处理器的设计

采用VLSI的实现方法设计了一种高速低功耗32位RISC微处理器(FDU32)。该处理器指令和接口均与ARM7TDMI兼容,通过采用新的流水线结构、冲突控制策略及低功耗的数据通路,使其在0.35靘 CMOS工艺条件下与传统ARM7TDMI相比,CPI减小11%,主频提高67%,MIPS提高87%,数据通路功耗降低46%,仅芯片规模略有增加。此外,设计中还采取了多项措施以保证芯片工作的稳定性和鲁棒性。该处理器功能已通过FPGA验证。

一种高效率MCS51兼容型微控制器内核设计

在对传统的MCS51微处理器的局限性进行分析的基础上,提出了一种高效率、低功耗、适合于SoC应用的改进的MCS51兼容型嵌入式微控制器。该控制器采用流水线结构和两相时钟,指令效率提高了12倍。在兼容原有指令集的基础上进行了扩充,提升了特定应用的效率。增加电源管理机制,提供了低功耗待机状态。在AlteraFPGA上验证,此MCU可稳定工作于33MHz时钟频率。

8位微控制器体系架构的设计研究

本文分析了目前8位微控制器的更新和设计趋势,主要讨论其RISC体系架构的产品设计,并重点从体系架构的角度出发,就高性能、低功耗两方面对在设计中采用的关键技术进行了探讨研究。

八位高性能低功耗微控制器的设计与实现

分析了降低微控制器功耗的理论基础上,保持系统高性能前提下,通过改进基于流水线的时序结构和体系结构的优化,降低功耗。设计完成了兼容PIC16C57指令集,具有取指、执行两级流水线、单周期单指令(除程序转移指令外)低功耗的微控制器。

32位嵌入式CISC微处理器设计

LongtiumC2微处理器是西北工业大学自主产权设计的嵌入式32位CISC微处理器,与Intel486DX2完全兼容,工作频率133MHz,规模约100万门,功耗小于1W。在微体系结构方面,提出硬连线和微程序相结合的控制通路设计方案,增强了处理器的灵活性和扩展能力。在流水线方面,为了实现精确中断,提出了基于微操作的指令指针跟踪方案,不但可以精确地保存中断现场,而且省去了等待指令边界的时间,实现了中断的快速响应。为了实现Longti-umC2的低功耗特性,提出了译码控制核心的低功耗设计方案,使译码器和微内核的功耗分别下降26%和19%。最后,为了快速、完备、有效地对LongtiumC2进行功能验证,提出了一种微处理器的系统级验证策略,使用虚拟系统和FPGA来同时搭建系统级验证平台,并采用Vera进行基于功能点的覆盖率验证,提高了验证工作的效率和置信度。

8位微控制器体系架构的分析研究

目前8位微控制器推陈出新的速度仍极为快速,其市场及价格竞争都极为激烈。主要讨论被日渐广泛采纳的R ISC体系架构在其产品上的设计,并重点从高性能、低功耗两方面考虑,对其体系架构设计中应采用的关键技术做了初步的分析和研究。