期刊文献+
共找到6篇文章
< 1 >
每页显示 20 50 100
基于BPANN的4-CBA软测量模型研究 被引量:5
1
作者 胡永有 古勇 +2 位作者 苏宏业 王朝辉 褚健 《仪器仪表学报》 EI CAS CSCD 北大核心 2003年第3期226-230,240,共6页
本文提出了一个基于 3层 BP人工神经网络 (BPANN)新的 4 - CBA软测量模型。在 MATL AB软件平台上 ,利用两种改进 BP算法以及由正交试验和机理模型仿真所产生的大量数据样本对不同网络结构模型进行了学习训练和验证 ,并对算法的训练效果... 本文提出了一个基于 3层 BP人工神经网络 (BPANN)新的 4 - CBA软测量模型。在 MATL AB软件平台上 ,利用两种改进 BP算法以及由正交试验和机理模型仿真所产生的大量数据样本对不同网络结构模型进行了学习训练和验证 ,并对算法的训练效果进行了比较研究。仿真结果表明基于 L evenberg- Marquardt学习规则的合适结构 BPANN软测量模型 ,不仅学习快速 ,预测精度也远高于经验回归模型 ,为实现精对苯二甲酸 (PTA)产品中 4 - CBA含量的实时。 展开更多
关键词 精对苯二甲酸 PTA 4-CBA 软测量 BP神经网络 改进BP算法 回归模型
下载PDF
一种基于改进基4 Booth算法和Wallace树结构的乘法器设计 被引量:4
2
作者 吴美琪 赵宏亮 +2 位作者 刘兴辉 康大为 李威 《电子设计工程》 2019年第16期145-150,共6页
以实现25×18位带符号快速数字乘法器为目标,采用改进的基4Booth算法以3位编码产生部分积,优化最低位产生电路,使用统一的操作扩展各部分积符号位,相比于传统方法提高了阵列规则性、节省了芯片面积;用传输门构成基本压缩器,并在此... 以实现25×18位带符号快速数字乘法器为目标,采用改进的基4Booth算法以3位编码产生部分积,优化最低位产生电路,使用统一的操作扩展各部分积符号位,相比于传统方法提高了阵列规则性、节省了芯片面积;用传输门构成基本压缩器,并在此基础上优化实现高阶压缩器,进而组成一个Wallace树结构,同时将9组部分积压缩为2组,使电路仅需3级压缩、关键路径延迟时间为8个异或门延迟,有效地提高了压缩效率和降低了关键路径延迟时间。采用GF28nmCMOS工艺,以全定制流程设计,版图面积为0.0112mm^2,仿真环境标准电压1.0V、温度25℃、最高工作时钟频率1.0GHz,系统的功耗频率比为3.52mW/GHz,关键路径延时为636ps,组合逻辑路径旁路寄存器的绝对延时为1.67ns。 展开更多
关键词 乘法器 改进的基4Booth算法 部分积阵列 WALLACE树 压缩器
下载PDF
基于修正JC模型和BP-ANN算法预测HNi55-7-4-2合金高温流变行为的对比 被引量:3
3
作者 马斌 李平 梁强 《机械工程材料》 CAS CSCD 北大核心 2021年第1期92-99,共8页
采用Gleeble-3500型热模拟试验机,分别在变形温度为873,923,973,1023,1073 K,应变速率为0.01,0.1,1,10 s^(-1)条件下对HNi55-7-4-2合金进行等温热压缩试验,研究了该合金的高温流变行为;基于试验数据,分别采用修正Johnson-Cook(M-JC)模... 采用Gleeble-3500型热模拟试验机,分别在变形温度为873,923,973,1023,1073 K,应变速率为0.01,0.1,1,10 s^(-1)条件下对HNi55-7-4-2合金进行等温热压缩试验,研究了该合金的高温流变行为;基于试验数据,分别采用修正Johnson-Cook(M-JC)模型和反向传播人工神经网络(BP-ANN)算法构建本构模型,对比分析这2个模型的预测精度。结果表明:HNi55-7-4-2合金的流变应力随着应变速率的增加而增大,随着变形温度的升高而降低。基于M-JC模型和BP-ANN算法建立的本构模型预测得到真应力与试验结果间的平均相对误差绝对值分别为14.63%%,0.35%%,相关系数分别为0.9787,0.9999;基于BP-ANN算法的本构模型的预测精度更高,可以较好地描述H Ni55-7-4-2合金的高温流变行为。 展开更多
关键词 HNi55-7-4-2合金 修正Johnson-Cook模型 BP-ANN算法 高温流变行为
下载PDF
高速浮点乘法器设计 被引量:7
4
作者 吴金 应征 《电路与系统学报》 CSCD 北大核心 2005年第6期6-11,共6页
设计了一种符合IEEE-754标准的32bits高速CMOS浮点乘法器。该乘法器采用MBA算法和基于4:2compressor的树型结构完成CarrySave形式的部分积压缩,再由高速CarrySelect加法器求得乘积。电路设计采用了新型的高速加法运算单元。乘法器采用0... 设计了一种符合IEEE-754标准的32bits高速CMOS浮点乘法器。该乘法器采用MBA算法和基于4:2compressor的树型结构完成CarrySave形式的部分积压缩,再由高速CarrySelect加法器求得乘积。电路设计采用了新型的高速加法运算单元。乘法器采用0.35μm制程,内含19,197个晶体管。3.3V工作电压下(室温),乘法器延迟时间为3.807ns,功耗为107mW@100MHz。 展开更多
关键词 乘法器 modified BOOTH algorithm 4:2 COMPRESSOR ROUND full ADDER
下载PDF
高速乘法器的性能比较 被引量:3
5
作者 应征 吴金 +1 位作者 常昌远 魏同立 《电子器件》 CAS 2003年第1期42-45,共4页
对基于阵列乘法器、修正布斯算法 (MBA)乘法器、华莱士 (WT)乘法器和MBA -WT混合乘法器的四种架构的32位乘法器性能进行了比较 ,在选择乘法器时 ,应根据实际应用 ,从面积、速度。
关键词 乘法器 修正布斯算法 华莱士树 保存进位加法器 4∶2压缩器
下载PDF
基于TD-SCDMA无线定位虚拟线阵四阶累量修正MUSIC算法的研究
6
作者 张毅 罗元 黄帮明 《信号处理》 CSCD 北大核心 2007年第6期951-954,共4页
无线定位的圆-角定位技术中,DOA估计极其重要。本文针对基于TD-SCDMA智能天线预处理后的虚拟均匀线阵MUSIC算法带来的阵列孔径小,抗阵元误差扰动性差的不足,研究了基于模式空间虚拟均匀线阵四阶累量的MUSIC算法,由于虚拟线阵四阶累量MU... 无线定位的圆-角定位技术中,DOA估计极其重要。本文针对基于TD-SCDMA智能天线预处理后的虚拟均匀线阵MUSIC算法带来的阵列孔径小,抗阵元误差扰动性差的不足,研究了基于模式空间虚拟均匀线阵四阶累量的MUSIC算法,由于虚拟线阵四阶累量MUSIC算法的应用范围局限于独立的信号源的DOA估计,不能用于相关信号源DOA估计,因而提出了基于模式空间虚拟均匀线阵四阶累量的修正MUSIC(FOC-MMUSIC)算法,有效地拓展了阵元孔径,改善了系统抗阵元误差扰动和算法对相关信号源DOA的估计性能。 展开更多
关键词 时分同步码分多址 多重信号分类算法 虚拟均匀线阵 四阶累量的修正MUSIC算法
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部