流水线技术实现高效多通道∑/Δ型ADC数据采集系统

Σ/Δ型ADC作为性能价格比优良的高精度AD转换器,在许多领域得到广泛应用.但由于自身模数转换机制的限制,它在多通道数据转换采集的应用中遇到了困难.由此,引入流水线处理技术,实现了高效高转换率的多通道Σ/Δ型ADC数据转换采集,并介绍了基于ADSP2106x的多通道高精度数据采集系统的应用实例.

多重耐药鲍曼不动杆菌blaADC酶耐药基因检测及临床特点分析

目的了解31株多重耐药鲍曼不动杆菌（MI）RAB）中blaADC型β-内酰胺酶基因存在状况。方法对2005年1～6月白求恩国际和平医院临床分离的31株多重耐药鲍曼不动杆菌菌株（耐哌拉西林、第三代头孢菌素、环丙沙星和庆大霉素）应用聚合酶链反应及序列分析方法分析blaADCβ-内酰胺酶基因，应用K-B纸片扩散法检测细菌对药物的敏感性。收集临床资料并作同颐性分析。结果31株MDRAB均对多粘菌素B敏感．3株（9．7％）对受试的其他23种抗菌药物均耐药。31株MDRAB中blaADC全部阳性（100％）。31例MDRAB感染患者，29例（93．5％）为医院内呼吸道感染，1例为菌血症．1例为伤口感染。经抗菌药物治疗后。24例（77．4％）存活，7例（22．6％）死亡。结论MDRAB对8内酰胺类抗菌药物耐药与其产blaADC型β-内酰胺酶密切相关，MDRAB感染患者预后较差。

数字滤波器对Flash ADC性能改善的研究

数字多道中连续采样用的Flash ADC一般微分非线性(DNL)较差,且有效位数低于转换位数。由于数字多道系统中通常在AD转换之后再进行数字滤波,因此可通过数字滤波方法来改善ADC的性能影响。文章以梯形成形为例分析了数字滤波器对于系统精度及DNL性能的影响,并为改善性能提出了梯形成形参数设计的原则。

多b值DWI序列ADC值在脊柱骨质疏松性压缩骨折与椎体转移瘤病理性压缩骨折鉴别诊断中的价值研究

目的探讨多b值弥散加权成像(diffusion weighted imaging,DWI)序列ADC值用于鉴别脊柱骨质疏松性压缩骨折与椎体转移瘤病理性压缩骨折的价值。方法回顾性分析2009年1月~2019年12月本院收治的脊柱骨质疏松性压缩骨折68例(A组)及椎体转移瘤病理性压缩骨折患者74例(B组),分别测量其多b值DWI下的ADC值,并进行组间比较;采用曲线下面积(area under curve,AUC)分析多b值DWI鉴别两者的价值。结果脊柱骨质疏松性压缩骨折形态多为楔形及凹陷形、椎体后缘成角,椎体内可见残留正常骨髓信号,多b值DWI以等或低信号为主;椎体转移瘤病理性压缩骨折形态多为倒楔形及扁平形、可见椎体附件受累及椎旁软组织肿块,多b值DWI以高信号为主。两组患者的ADC值均随着b值增加而下降,但A组的ADC值显著高于B组(P<0.05);b值分别取0、100、200、400、600、800 s/mm^(2)时,鉴别二者的AUC值分别为0.671、0.706、0.897、0.918、0.743、0.712;当多b值DWI取400 s/mm^(2)时的诊断效能最佳(P<0.05),其准确度、特异度、敏感度、阳性预测值、阴性预测值、约登指数分别为90.12%、86.34%、91.37%、73.85%、72.17%及77.71%。结论MRI形态学对于鉴别脊柱骨质疏松性压缩骨折与椎体转移瘤病理性压缩骨折有一定的帮助,而多b值DWI取400 s/mm^(2)时,具有最佳的诊断效能。

基于ADC模型的多机协同作战效能评估

提出并建立了改进的多机协同作战的ADC模型,突出了数据链对于多机协同作战能力C的影响,建立了数据链支持下的多机协同作战能力指标体系,并给出了运用改进的层次分析法计算作战能力C的步骤和过程。在对多机协同作战模型进行分析的基础上,通过一个简单的双机协同作战实例,对其进行效能评估。结果表明,该模型不但考虑了数据链的影响,而且考虑了多战机协同作战和是否可用等因素,评估结果更加合理有效。

多通道ADC的高速接口设计

针对多通道高速采样器ADS6445的高速串行数据接口特点,提出了一种高速接口的实现方法。使用Xilinx Vertex5系列FPGA接收采样串行数据,利用FPGA的片同步技术通过在线时序调整实现了高速解串;对高速接口的组成及工作原理、片同步技术的特点、设计规则进行了简要介绍,描述了高速接口的时序调整过程;对高速接口的适应能力进行了分析,最后通过仿真及试验验证了接口工作的正确性。

基于EV10AQ190的高速ADC接口设计

针对E2V公司的高速ADC芯片EV10AQ190,提出了一种高速ADC接口电路设计方案。首先简要介绍了高速ADC芯片EV10AQ190技术特点,然后重点叙述了影响高速ADC接口电路性能的两大关键技术:FPGA片同步技术和多路ADC校正技术,最后给出了硬件调试及实验结果。实验结果表明,该高速ADC接口电路采样率可稳定工作在4GHz以上。这种方案已成功应用到某宽带雷达回波模拟系统的设计中。

多阶微分采样及其在高速ADC系统中的应用

首先阐明了多阶微分采样的原理,给出了更为简洁的完美重构条件。然后根据该条件导出了多阶微分采样完美重构滤波器组的频谱响应和理想的冲激响应。对理想滤波器的冲激响应进行了延迟、截断和加窗来得到可实现的有限冲激(F IR)重构滤波器组,从而实现了高速的多阶微分采样型ADC系统。理论分析和仿真结果说明本文设计的重构滤波器组可以对多阶微分采样进行很好的重构,整个系统信纳比(S INAD)平均可达83.3 dB,无伪波动态范围(SFDR)平均达102.7 dB。

DWI及ADC值测量在肝泡型包虫病诊断中的应用新进展

泡型包虫病(AE)是一种具有"虫癌"和"第二癌症"之称的人畜共患疾病,因为边缘带的特殊组织结构,病灶具有浸润性生长特性,扩散加权成像(DWI)作为一种新方法,在肝泡型包虫病的诊断及边缘带研究中的价值得到了多数研究者的认同,本文针对肝泡型包虫病和DWI在边缘带中的研究价值作综述。

一种流水线ADC数字域动态可重构架构

分析流水线ADC数字域校准算法工作原理及实现电路的具体特点.为解决数字校准算法系数实时更新的问题,在PipeRench结构的基础上结合多重上下文动态可重构方式,提出了一种针对流水线ADC数字域的动态可重构电路.对该架构中的关键电路模块进行了设计并对整个电路架构进行了仿真,结果表明该架构可以实现流水线ADC数字域的动态重构.

ADC性能对宽带数字阵列遥测系统接收通道增益设计的影响分析

针对数字阵列在大带宽、高动态、多目标遥测系统上的应用,分析宽带数字阵列遥测系统与传统高增益天线遥测系统在设计上的区别,详细分析影响接收通道增益设计的主要因素,重点就ADC器件性能对通道增益设计的影响进行了分析。通过计算仿真信号在经过ADC以及数字波束形成的过程中,ADC器件自身信噪比SNR和无杂散动态范围SFDR两个重要参数给接收信号信噪比带来的恶化,给出了数字阵列遥测系统中通道增益设计的门限值。

一种基于片同步技术的高速ADC与FPGA互连方法

针对多通道高速采样器AD9653的高速串行数据接口特点,利用Xilinx公司Kintex-7系列FPGA的片同步技术,设计实现了一种多通道高速ADC与FPGA之间的数据传输方法。介绍了高速ADC与FPGA互连的组成及工作原理,着重描述了基于片同步技术实现数据互连高速传输的方法,最后通过仿真与板级验证了接口工作的正确性。

用于温湿度信号采集的Σ-△型ADC的设计与实现

为实现室内育种多通道温湿度的信号采集,采用基于过采样原理的∑-△模数转换器(ADC)及FPGA的方案更为方便简单。针对温湿度采集的低成本、低精度要求,选择了由FPGA的低压差分输入端(LVDS)及其内部的抽取型级联积分梳状(CIC)滤波器实现的一阶ADC。该ADC分辨率达到12位,转换时间约为350μs,温湿度测量精度完全满足同类型系统指标要求,可作慢信号采集的通用ADC。通过ChipScope在线调试和改进调理电路,使得测量误差进一步减小。还可采用高阶ADC满足高精度多种类模拟信号测量,具有适用性强、成本低、功耗低,且集成度高等特点。

高精度Σ-Δ ADC中多通道数字抽取滤波器的设计

针对传统ADC转换精度较低的缺陷,提出一种24位高精度Σ-ΔADC的系统设计方法,并完成了数字抽取滤波器的版图设计.数字抽取滤波器主要由控制模块、7级CIC滤波器、FIR补偿滤波器、FIR抽取滤波器组成.采用抽取因子可调的多级CIC抽取滤波器结构,有8种输出采样率可供选择,以适应带宽不同的信号.整体滤波器的通带波纹小于0.05dB,阻带衰减不低于130dB.采用通道间时分复用的方法,相比传统时分复用进一步减少了电路中加法器和乘法器.采用SMIC 0.18μm CMOS工艺实现,芯片面积平均每通道约为0.81mm2,输出采样率为500SPS时,平均每通道功耗约为18.26mW.

一种用于16位流水线ADC的多比特子DAC电容失配校准方法

多比特子DAC的电容失配误差在流水线AIX:输出中引入非线性误差,不仅严重降低AEK、转换精腰.而且通常的校准技术无法对非线性误差进行校准.针对这种情况,本文提出了一种用于16位流水线ADC的多比特子DAC电容失配校准方法.该设计误差提取方案在流片后测试得到电容失配误差.进而计算不同输入情况下电容失配导致的MDAC输出误差,根据后级的误差补偿电路将误差转换为卡乏准码并存储在芯片中,对电容失配导致的流水级输出误差进行校准.仿真结果表明.卡《准后信噪失真比SINAD为93.34 dB.无杂散动态范围SFDR为117.86 dB,有效精度EN()B从12.63 bit提高到15.26 bit.

基于片内ADC的多档位分辨方法及其在小型通信终端中的应用

小型通信终端往往采用低功耗小尺寸的微控制器,I/O引脚资源有限,但仍然要面对大量I/O端口的需要。利用AVR单片机片内的一路ADC以及相关的多档位开关的模糊判决法和算术平均滤波算法,实现多档位开关的档位分辨,可以在节省多个I/O口资源的基础上简化接口电路设计。实践证明该方法具有较高工程实用价值。

EAS热中子探测器阵列FADC电路设计

为解决广延大气簇射热中子探测器阵列中16台探测器的32路输出信号的信号获取与数据处理问题,设计了一种适用于宽动态范围的信号获取电路,包括前端模拟电路和高速高精度模数转换电路。测试结果表明:整个电路的动态范围为5~2 000 m V,电路噪声的方均根值小于0.8 m Vrms,5 m V输入信号分辨率小于12%,5 m V输入信号非线性程度小于20%。整体测试结果达到设计要求。

基于STM32的多重ADC采样技术研究与应用

针对诸多仪器仪表工程应用领域中对模拟信号进行量化分析的实际需求,提出了一种基于STM32处理器的多重ADC(Analog-to-Digital Converter,模拟/数字转换器)采样技术的解决方案。采用片内多重ADC转换方式,利用定时事件交替依次触发启动主器件ADC1、从器件ADC2和ADC3进行转换,转换数据通过DMA(Direct Memory Access,直接存储器访问)存取流方式存储至外设SRAM(Static Random-Access Memory,静态随机存取存储器)。将该解决方案应用于温度采集系统中,并设计了温度传感器AD590前端调理电路和校准电路,利用PyQt5图形化界面展示了气温变化趋势情况,结果表明,其ADC采样频率高达8.4 Msps,气温测量分辨率达到0.01℃,能够有效地满足模拟信号量化分析及实际应用的需求。

基于FPGA的八通道高速ADC的时序设计

针对八通道采样器AD9252的高速串行数据接口的特点,提出了一种基于FPGA时序约束的高速解串方法。使用Xilinx公司的FPGA接收高速串行数据,利用FPGA内部的时钟管理模块DCM、位置约束和底层工具Planahead实现高速串并转换中数据建立时间和保持时间的要求,实现并行数据的正确输出。最后通过功能测试和时序测试,验证了设计的正确性。此方法可适用于高端和低端FPGA,提高了系统设计的灵活性,降低了系统的成本。

分条电离室ADC数据采集卡设计

为实现分条电离室数据采集系统小型化和集成化,设计了一款ADC数据采集卡。该卡采用FMC子卡结构,支持16通道60 MS/s同步采集。通过FPGA编程,实现采样时钟配置、模数转换、数据传输和缓存功能。经测试:采集卡全功率模拟带宽为102 MHz(满量程2 Vpp),输入频率为5 MHz时,信噪比为68.58 dB,有效位大于10 bit;在束流模拟测试中输出非线性为0.72%;通道噪声0.209 mV,能满足分条电离室的数据采集需求。