云计算环境下嵌入式CPU负载预测仿真

由于嵌入式中央处理器(Central Processing Unit, CPU)负载需要同时考虑CPU利用率、内存利用率等相关因素,导致对其预测时难度较大且无法保证精准度。因此,提出一种新的自适应预测算法。构建嵌入式CPU负载预测框架,对其负载数据预处理,降低非平稳数据对预测结果精度的影响;在整合移动平均自回归模型中加入周期变动因素,构建季节性差分自回归滑动平均模型,分析CPU负载数据时间序列变化特征;并对其迭代计算,得到季节性差分自回归滑动平均模型的参数和CPU负载预测结果。实验结果表明,所提方法的MAPE值低于25%,表明该方法的预测精度高。

嵌入式CPU的RTC实现时间戳标定的误差分析及改进

RTC时钟为嵌入式CPU系统提供了实时时间信息,在智能终端设备中通常被用来记录外部随机事件发生的时间。本文对此时间戳标定过程中存在的误差进行分析,并给出了基于FPGA代替RTC实现高精度时间戳标定的改进方案。

另类风景Embedded处理器 战国春秋

提起Embedded(嵌入式)处理器,可能大部分读者都比较陌生。其实Embedded处理器和我们的生活是息息相关的,重要程度甚至不亚于CPU。Embedded处理器的中文名称即“嵌入式处理器”,在制造工业、过程控制、通讯、仪器、仪表、汽车、船舶、航空、航天、军事装备、消费类产品等行业均会用到嵌入式处理器。嵌入式处理器是嵌入式系统的核心,嵌入式系统是将计算机直接嵌入到应用系统中,是信息技术的最终产品。

电力系统全纯嵌入潮流的并行计算

潮流计算是电力系统规划和运行的基础,全纯嵌入潮流计算方法(HELM)因无需初值且具有全局收敛性,因而在电力系统潮流计算中受到极大关注。然而,采用HELM求解大规模电力系统潮流时,高维幂级数系数线性方程组求解和节点电压的幂级数有理的逼近计算量大、耗时久,是制约HELM计算效率提升的关键。为此,该文提出一种基于稳定双正交共轭梯度(BICGSTAB)和Aitken差分的电力系统全纯嵌入潮流并行计算方法,该方法首先采用近似逆预处理的BICGSTAB法并行迭代求解HELM的高维幂级数系数线性方程组,以快速计算节点电压的各阶幂级数系数;其次,借助Aitken差分法实现所有节点电压幂级数有理逼近值的并行计算;然后,基于CPU-GPU异构平台设计所提算法的并行流程,以实现大规模电力系统潮流的快速求解;最后,通过节点在1 354~13 802的不同规模测试系统对所提方法进行分析、验证。结果表明,所提电力系统潮流全纯嵌入并行计算方法可实现电力系统潮流的准确、快速求解。

嵌入式CPU软核综述

随着FPGA和SoPC(SystemonProgrammableChip)技术的迅速发展,基于FPGA的嵌入式系统得到了广泛的研究和应用。该文针对目前比较有影响和特点的4款嵌入式CPU软核Nios/Nios2、MicroBlaze、Leon2/Leon3和OpenRISC1200进行了性能分析和对比,最后分析了各个CPU软核的特点。

龙芯-1号CPU的网络计算机硬件系统设计及实现

介绍了基于国产芯片的网络计算机硬件系统设计及实现。该网络计算机采用我国第一款通用32位MIPS指令集CPU--龙芯-1号CPU,硬件系统架构为CPU加上南北桥,在主板上直接集成显卡、网卡和声卡等设备,能够稳定运行嵌入式Linux操作系统,可以作为Windows终端或Linux终端来运行各种应用程序。

CK·CORE嵌入式CPU调试器设计

调试嵌入式系统的软件是在系统开发中最为耗时的工作,软件占的比例也逐渐增加,已逐渐成为嵌入式系统产品上市时间重要因素,功能强大的调试器能缩短上市时间,保证开发产品质量。本文提出了一种基于片上仿真方式的调试器,为避免扫描链方法的问题,采用映像寄存器方式实现,增加了灵活性和可移植性,采用了一种远程代理结构,对自主知识产权的32位高性能嵌入式芯片CK·CORE的设计进行调试,并给出了与其它调试方式相比较的实验结果。

嵌入式双CPU结构高速喷绘机控制系统设计

为了提高大型喷绘机的打印速度和打印精度,设计了双CPU结构的嵌入式喷绘机控制系统。控制系统采用韩国ADC公司的Jupiter32位嵌入式微控制器作为嵌入式控制单元,形成双CPU结构,其中,一个CPU专门用于100Mb/s以太网传输打印数据,另一个CPU通过高速DMA控制器将数据高速送往喷头,实现高速打印,由缓存器FIFO实现两个CPU系统之间的数据交换。控制系统软件是在μClinux操作系统环境下开发完成的。控制系统在喷绘机使用360DPI高精度喷头时满足了大数据量快速传输,实现了喷绘机的高速高精度打印。

多CPU嵌入式系统的设计方法

在嵌入式系统设计中,系统的模块化、标准化设计是设计者关心的重要问题,主要介绍在构成多CPU系统时如何通过共享双端口RAM、串行E2PROM以及利用串行I2C总线、SPI总线技术实现CPU之间的通信和信息交换,给出了多CPU系统设计中,根据实时性、传输数据量要求,合理选用以上技术构成系统的方法。该方法对于嵌入式系统模块化设计有一定的实用价值。

8位嵌入式CPU的AMBA^(TM) wrapper设计

论文提出了一种针对8位嵌入式CPU的AMBATMwrapper设计方法。加上wrapper后的CPU仍采用原指令系统,可以直接替换基于AMBATM总线SoC平台上的32位CPU,而无需对其它硬件作相应的改动,从而大大缩短了设计时间,提高了IP复用的效率。在性能上,相当于同类8位嵌入式CPU的处理速度,但面积和成本远小于32位的微处理器,因而具有较好的应用前景。

并行帧缓存设备:基于多核CPU的Xorg并行显示优化

Xorg图形服务器软件在帧缓存设备上采用单线程绘制模式,难以发挥多核CPU的性能.针对多核CPU上的帧缓存设备,设计了带有互斥操作的任务队列,并按照屏幕划分的方法,实现了Xorg的矩形填充操作在帧缓存设备上基于私有任务队列的多线程并行化,并实现了主从线程负载均衡.x11perf测试结果表明,该算法在一台4核商用台式机上的加速比可以达到2.06.

基于FPGA的嵌入式CPU的VHDL建模和设计

目前,基于FPGA的嵌入式CPU核的设计已成为SOC设计的重要部分.提出一种嵌入式CPU核的VHDL行为建模方法,与传统的基于电路结构建模的CPU核的设计方法不同,新的VHDL建摸方法是基于指令对数据流流通控制行为的描述.使用这种方法可以快速建创建兼容已有指令集的CPU核的VHDL模型,易于修改,提高设计效率.同时介绍了兼容8051单片机指令的CPU的VHDL设计例子,并给出使用ISE7.1工具在Xilinx的Sparten 3器件上进行综合实现CPU核设计的结果和使用Modesim6.0工具进行指令操作仿真的结果.仿真的结果显示该建模方法是可行的,设计的CPU核可以运行在125 MHz时钟工作频率,指令执行速度超过40 MIPS.

一种嵌入式CPU功能验证平台的设计

功能验证是嵌入式CPU设计中一项复杂而重要的工作。针对某8位嵌入式CPU的设计要求,提出了一种嵌入式CPU的高度集成化的功能验证平台。该验证平台集成了整个功能验证流程,包括验证程序开发、验证程序调试、验证数据生成、验证Testbench、验证配置环境、覆盖率分析、结果比较和分析及基于FPGA的硬件验证平台等。验证平台通过代码覆盖率的分析来改善验证的完备性。该验证平台原理清晰,结构简单,扩展灵活,提高了功能验证的效率和自动程度,对其它CPU验证平台的设计具有一定的参考价值。

基于SoC的单相CPU卡预付费电能表的研制

将非接触式智能卡技术与ATT7023片上芯片相结合,研究了一种新型的预付费单相电能表。该电能表可实现生产时的软件校表,稳定性和防窃电性能好。该设计解决了传统IC卡电表的安全问题,促进了用电计量、收费的科学化管理,提高了电费回收水平。

一种带Cache的嵌入式CPU的设计与实现

基于FPGA平台实现了嵌入式RISC CPU的设计。根据项目要求,实现指令集为MIPSCPU指令集的一个子集,分析指令处理过程,构建了嵌入式CPU的5级数据通路。分析了流水线产生的相关性问题,采用数据前推技术和软件编译结合的解决方案。给出了控制单元、运算单元、指令Cache的实现与设计。在FPGA平台上实现并验证了CPU的设计。

嵌入式CPU设计中Cache性能的全局优化

论文针对嵌入式CPU设计方法的特点,提出了两个层次的Cache全局性能优化方法。一个是应用程序层次,即基于编译技术的以循环和数据变换理论为基础的优化数据位置的全局优化方法;另一个是系统层次,即优化Cache索引的全局优化方法。这些方法对嵌入式CPU的设计具有重要的指导作用,能有效地提高嵌入式系统的整体性能。

基于主/从结构的多CPU系统的研究与实现

本文较为详细地介绍基于多CPU的单片机嵌入式系统的系统设计思想,提出了在多CPU情况下的基于任务机制的单片机系统程序结构,讨论了具体实现方法,并给出在ePOS800收款机系统中的应用实例。

基于CPLD的嵌入式控制CPU系统

本文论述了一个８位嵌入式控制ＣＰＵ系统的设计。该ＣＰＵ具有１７位指令长，４级流水线方式和８位数据字长。其主要特点是，采用微程序控制技术实现系统的控制模块；采用硬件的专用相关通道和恢复转移点、中断点的方法解决了因流水线而产生的相关问题；采用了灵活的Ｉ／Ｏ方式。最后，论述了嵌入式控制ＣＰＵ在实现平板显示扫描方法中的应用。

一种具有自学习功能的CPU流控模式探索

介绍了分布式交换机系统环境下CPU流控模型与算法;通过综合考虑并引入CPU实时利用率、学习抑制因子、学习步长等,构造了一具有简单自学习能力的CPU流控算法,改进了传统算法完全依靠经验数据的弊端;同时考虑了算法在嵌入式设备上的可实现性和易用性。因此构造自学习算法模型,综合考虑在各种网络业务环境下如何实现CPU流控是算法的关键。在基于自学习和适应不同运行业务考虑的基础上,构造出了一个CPU流控的算法模型,并就算法在不同情况下的工作效能做了分析。

基于NIOS软核CPU技术的多路电话计费系统的设计与实现

随着CPU性能的大幅提升,嵌入式系统的设计已经进入了更广范的领域,在单一芯片上采用更合理的设计工艺、集成更多的逻辑功能,已经成为技术发展趋势。介绍了一套基于Altera公司的NIOS嵌入式CPU开发的多路电话计费系统。该系统充分体现了SOPC(System On Programmable Chip)的设计理念,采用Altera公司的Cyclone芯片实现了多路电话的计费、管理等功能,获得了最优的性价比。从硬件设计与软件设计2个方面介绍了系统的开发流程,尤其是对片内资源的配置部分做了详细地说明。