基于ZYNQ MPSOC的以太网PHY芯片功能测试方法

随着以太网技术和集成电路技术的发展,以太网物理层(Physical Layer,PHY)芯片的速率和性能都得到了极大提升,电路复杂度更是几何级增长,以至于常规的自动测试设备(Automatic Test Equipment,ATE)测试很难充分验证其功能,所以亟需开展相应测试方法研究。提出了一种高效的基于ZYNQ MPSOC的以太网PHY芯片功能测试方法。该方法以ZYNQ MPSOC为核心,设计了一种直达应用层面的系统级测试装置,从而减少了与物理层直接交互的行为,有效降低了测试装置及程序开发难度。经试验验证,提出的基于ZYNQ MPSOC的以太网PHY芯片功能测试方法能够用于以太网PHY芯片测试。

访存与用户行为敏感的MPSoC应用映射

应用映射是MPSo C设计中的关键问题,针对多应用负载的MPSo C,提出一种访存与用户行为敏感的动态映射策略,该策略根据应用的数据访问特征区分热点与非热点应用,并对用户行为进行建模,根据用户行为模型,进一步在运行时区分关键与非关键应用.对每个进入系统的应用,按照应用的热点及关键性分类动态选择在线映射算法,让热点应用围绕存储器布局,非热点应用尽量避免占用存储器附近的资源;对关键应用,最小化应用内通信开销和链路竞争,对非关键应用,最小化应用间通信开销和链路竞争.实验表明,与单纯考虑访存或用户行为的映射策略相比,本文策略能够降低系统整体的通信能耗.

利用冗余核的MPSoC故障检测方法

在处理器可靠性研究中,为在容错机制部署与容错开销之间达到较好的平衡,提出一个利用冗余核进行检测代码计算任务的多处理器片上系统(MPSoC)故障检测方法。该方法利用多核系统天然的冗余特性,将用于进行故障检测的冗余代码中的大部分计算任务转移到冗余核中进行,检测软件控制流的正确性和数据的一致性,实现MPSoC的故障检测。所提方法无需添加额外硬件,通过指令级的冗余进行故障检测,可满足系统可靠性需求,同时又能减少面积开销,在性能方面和花销上做到有效的权衡。在一个MPSoC上对所提方法进行验证实验,通过故障注入,运行多个基准程序进行有效性验证,并将所提方法与几种具有代表性的软件检测硬件故障方法故障检测能力、面积、内存以及性能花销等方面进行比较,实验结果证明所提方法有效且能够在性能和花销之间取得较好的权衡。

访存敏感的增量式MPSoC应用映射

现代多处理器片上系统(multiprocessor system-on-chip,MPSoC)通常采用片上网络(networkon-chip,NoC)作为其基本互连结构,应用映射是基于片上网络互连的MPSoC设计中的关键问题,应用映射决定应用划分成的各个任务到片上网络节点的分配.许多基于片上网络互连的MPSoC系统将共享存储作为网络中的独立节点,针对这类MPSoC系统,提出一种访存敏感的增量式动态映射策略.该策略离线分析获取应用的访存特征,运行中当应用到达系统时,根据其访存特征选择不同的映射算法,将热点应用围绕共享存储器布局,非热点应用远离共享存储器布局,并最小化应用间以及应用所含任务间的通信链路竞争.模拟实验表明:与贪恋区域选择加随机节点映射的策略相比较,提出的策略对系统整体通信功耗平均节约34.6%,性能提升可达36.3%,并能适应不同片上网络规模.

基于MPSoC的遥感图像目标检测算法硬件加速研究

遥感图像目标实时检测是遥感应用领域的关键技术问题之一。深度神经网络遥感图像目标检测准确率高,但此类网络通常结构复杂、参数多、计算量大,对计算资源和存储的需求较高,设计轻量化软硬件系统实现星载边缘端部署较为困难。针对上述问题,文章提出了一种基于多处理器片上系统(MPSoC)现场可编程门阵列(FPGA)的遥感图像目标检测算法硬件加速方案。首先研究了适合星载边缘端部署的目标检测算法;然后设计了深度卷积神经网络并行加速计算结构和引擎,采用有限精度运算实现网络参数,使其数字量减少了75%,显著降低了计算和存储开销;最后基于MPSoC FPGA处理器实现了飞机目标检测的原型演示验证系统。实验结果表明,文章提出的遥感图像目标检测系统方案的目标检测精度可达92%以上;与基于嵌入式CPU、CPU、GPU的方案相比,单帧图像推理时间从100s、1000ms、100ms缩短至10ms级,可以满足遥感图像目标检测实时处理要求,具有一定的工程应用价值。

基于FPGA面向多媒体处理的MPSoC

针对嵌入式单核处理器处理速度慢及主频提升受限等问题,提出了嵌入式双核处理器(two-cores embedded processor,TEP)模型.针对处理器运行时对存储器的依赖和分配问题,提出了基于非统一存储结构模拟分布式存储结构的方案;针对多核间对共享数据存储器的访存问题,给出了从属单元的仲裁机制,实现了共享资源的访问;针对面向多媒体应用的多核处理器间传输数据量大及通讯开销高的问题,提出了基于消息数据分离的传输方案.系统在FPGA平台进行了实现和验证,测试结果表明,TEP系统以较少的资源消耗和通讯开销获得了大加速比的性能.

基于MPSoC的Sub-6 GHz频段SDR测试系统设计与实现

为实现5G高带宽信号的快速测试和复杂通信算法的快速验证,提出了一种基于MPSoC的Sub-6 GHz频段软件无线电(SDR)测试实验平台。平台采用Xilinx ZYNQ UltraScale~+MPSoC和射频收发器ADRV9009搭建,两者通过JESD204B高速串行接口进行数据流传输。采用软硬件协同设计思想,具备高可重构性和移植性,其中,硬件/PL逻辑部分负责射频信号到基带信号的转换与信号处理;软件部分依托Petalinux和Libiio的加持,可对测试系统进行全局控制。此外,该系统还拥有超宽调谐范围、可配置MIMO等优势,可作为5G SDR实验平台使用。经高带宽信号收发实验验证,该测试系统满足5G Sub-6 GHz信号收发链路要求,信道可靠性较高,在5G信号测试和算法原型验证方面,具有一定的应用价值。

MPSoc上动静态结合的SPM分配策略

基于片上多处理器系统,提出一种动静态结合的便签式内存分配策略,采用整数线性规划方法将全局变量静态地分配到SPM中,使用拓展的数据程序关系图来描述任务和数据,根据贪心算法将合适的局部变量动态的分配到SPM中。实验结果表明,该分配策略比纯静态分配策略平均减少程序执行时间27%,比不使用SPM时减少35%。

用于油画鉴别的自适应MPSoC中NoC仿真平台研究

实时光谱图像技术的应用是数据和通信的密集型算法的综合。因为片上系统(SoC)具有较大的灵活性及良好的性能,并可以直接采用IP核,基于片上网络(NoC)的SoC架构是实现这种实时系统最合适的解决方案。针对不同的应用算法,调整基于SoC的NoC架构是较为复杂的工作,因为设计空间探索和实验需要大量的时间。针对这些问题,提出了一种探索和评估SoC架构性能的仿真平台。该仿真平台基于NoC和参数化的评估模块,在FPGA上对SoC的通信结构进行仿真,并将时间性能和模拟结果进行对比。基于该仿真平台的系统评估主要用来考察用于油画鉴别应用的MPSoC的性能。

嵌入式MPSoC的片上存储器设计优化技术综述

由于嵌入式MPSoC的片上存储器与其面积、能耗、性能等几个关键因素直接相关,并且已经成为嵌入式系统性能提升的瓶颈;所以如何设计嵌入式MPSoC的片上存储器,已经成为一个亟待解决的关键问题。本文针对这个问题,首先介绍了嵌入式MPSoC的两种片上存储器SPM和Cache;然后分别详述了近年来Cache、SPM以及SPM和Cache共存时的设计优化技术的研究现状,并在此基础上讨论了当前嵌入式MPSoC片上存储器研究的热点,并对未来的研究方向进行了展望。

基于OpenCL的流式应用程序在MPSoC上的动态并行度伸缩调度

分析了嵌入式系统应用程序的复杂化和多样化趋势,面向嵌入式系统常见的流式应用程序,提出了基于开放运算语言(OpenCL)的统一编程框架,并在此框架的基础上设计一个运行时系统,在应用程序可用计算资源发生变化的场景下,该系统可在线调整应用程序的并行度,并进行动态调度。实验结果显示,与已有的Flextream动态调度系统相比,该调度系统在性能上最高可以提场17%,在动态调度的时间开销上最多可以降低7%。

基于AD9371和Zynq UltraScale+MPSOC的多通道宽带通信平台

该文分析了多通道宽带通信平台需求和技术特征,提出了一种基于集成射频芯片AD9371和Zynq UltraScale+MPSOC的多通道宽带通信平台解决方案,详细介绍了集成射频芯片AD9371和Zynq UltraScale+MPSOC内部组成原理,并且基于该平台进行了QPSK算法验证,结果表明该平台性能优越,满足下一代宽带通信平台需求。

帮助线程预取技术研究综述

帮助线程预取是当前多核平台提高非规则数据密集应用预取效果性能的关键技术之一,近年来已成为国内外的研究热点。针对非规则数据密集应用访存规律的非连续局部性特征,帮助线程预取技术利用CMP平台的最后一级共享缓存(LLC)将应用的非连续局部性转换为瞬时的连续时空局部性(即时局部性),从而达到通过线程级数据预取提高程序性能的目的。归纳了帮助线程预取技术的分类,概括和比较了不同帮助线程实现技术的优势和局限性,深入分析和探讨了现有的几种典型帮助线程技术的预取控制策略。最后从帮助线程实时控制、参数动态选取和优化方面指出了帮助线程预取技术的研究方向。

一种一维可重构计算系统模型的设计

文章提出了一种PE个数可配置的一维可重构计算系统模型,设计了PE间3种重构模式和PE内3种重构模式,大大简化了系统配置信息。建立C++描述的周期精确级系统模型,映射复数矩阵乘算法,分析比较不同PE内重构模式、同一PE内重构模式不同PE个数下系统的计算性能。实验结果表明,2-PE系统简单、灵活而高效。

同构与异构片上多核系统的演进过程

系统级芯片是高端电子系统的核心,而片上多核系统是近年来系统级芯片的主要实现形式。近十年来,片上多核系统一直是数字集成电路领域的热点,经过众多研究者的不断努力诞生了大量很有意义的研究成果。但由于片上多核系统的研究者背景和应用领域不同导致发展演进过程较为复杂而难以理解。为减少这一问题的影响,总结了片上多核系统的演进历史与现状,并对片上多核系统未来的发展提出了一些看法。

基于共享存储器多处理器片上系统的互斥模型

在原有模型和算法分析的基础上,提出了一种共享存储器MPSOC互斥模型。该模型能适应各种互斥算法的描述、论证需求,能更好地描述任务优先级、实时性;能够适应区分处理器源任务的互斥算法(即区分对待来自不同处理器的任务);严格区分并发性、并行性,描述更加精确;扩展了服务周期、事件之间关系;能够精确地量化互斥性能指标,以便更好地比较互斥算法优劣。最后,给出了该模型的一个简单实例,对模型应用提供指导。

多核SoC可扩展性设计技术研究

近年来,使用多核SoC代替传统的单处理器系统,在提高系统并行性方面显示出了巨大的优势。本文在已有层次化总线结构MPSoC的基础上,研究多核SoC原型芯片可扩展性设计问题。在RTL级设计了上述平台,并用FPGA进行原型验证,以流水矩阵乘法为例研究其在不同工作负载下的加速比变化。实验结果表明,在6个处理器的情形下,循环次数为6次时加速比仅为4.10;随着循环次数增多,加速比可达5.48。研究表明多核层次化总线原型芯片的性能提升百分比以及面积增加百分比与处理器数目成正比。可以通过增加处理器的数目来提升MPSoC原型芯片的性能。

众核片上资源动态划分与管理研究

为了提高芯片的可扩展性多采用基于No C的分簇管理方案,现有的基于应用的动态实时分簇管理方案已有较深入的研究,然而关于固定分簇方案的研究较为缺乏,包括在该方案下的核级容错策略。在此背景下设计了一种基于固定分簇方案的核级容错策略,提出了片上区域重划分算法,并完成了芯片的MATLAB建模及实现。进行了故障注入实验,将区域重划分算法与随机分簇算法就分簇后的片上平均曼哈顿距离进行比较,得到了比较好的结果,加入侧边冗余核之后,将区域重划分算法与工程常用的行列替换策略进行比较,结果也表明该算法优于行列替换策略。

多核片上系统主控式内存控制器预取

本文提出了一种多核片上系统(MPSoC)主控式内存控制器预取方法来解决多IP核导致内存控制器端预取资源竞争的问题。该方法综合考虑了不同访存流预取的及时性和访存冲突性,将预取数据及时性差的访存流进行过滤,使之在stream buffer资源紧张的情况下不占用流缓冲空间,同时利用流缓冲地址记录表使得存在冲突的访存流优先使用stream buffer,进一步降低了访存冲突的概率。实验表明,该方法可以提升近20%的最大访存带宽,而对带宽需求小的访存IP核可以降低60%左右的访存延迟。

多核片上系统全局主动访存优化研究

本文提出了一种多核片上系统(MPSoC)全局主动访存调度优化方法(GPMS)来提升系统的访存性能。该方法利用IP(intellectual property)核的访存局部性和延迟容忍度,通过限制访存冲突的IP核使其在一个调度窗口内分别连续访问内存,从而减少访存冲突次数,同时不存在访存冲突的IP核在调度窗口内一直保持内存的使用权,从而可以充分发挥内存控制器端访存队列调度的自由度和DRAM的bank级并行性。实验结果表明,当IP核间访存冲突严重时,该方法相比访存队列调度方式可以提升1到2倍的访存带宽。