功率金属-氧化物半导体场效应晶体管静电放电栅源电容解析模型的建立

在实际静电放电测试时,发现各种功率金属-氧化物半导体场效应晶体管(MOSFET)的静电放电测试结果均呈现出正反向耐压不对称现象,而人体与器件接触时的静电放电过程是不区分正反向的.正反向耐压差异较大对于功率MOSFET或作为静电放电保护器件来说都是无法接受的,其造成器件失效的问题格外凸显.本文通过建立SGT-MOSFET,VUMOSFET和VDMOS在静电放电正反向电压下的栅源电容解析模型,对比分析了三种功率MOSFET器件静电放电正反向耐压不对称及其比值不同的原因,为器件的静电放电测试及可靠性分析提供了理论依据.

双沟槽SiC金属-氧化物-半导体型场效应管重离子单粒子效应

本文针对第四代双沟槽型碳化硅场效应晶体管升展了不同源漏偏置电压下208 MeV锗离子辐照实验,分析了器件产生单粒子效应的物理机制.实验结果表明,辐照过程中随着初始偏置电压的增大,器件漏极电流增长更明显;在偏置电压为400 V时,重离子注量达到9×10^(4)ion/cm^(2),器件发生单粒子烧毁,在偏置电压为500 V时,重离子注量达到3×10^(4)ion/cm^(2),器件发生单粒子烧毁,单粒子烧毁阈值电压在器件额定工作电压的34%(400 V)以下.对辐照后器件进行栅特性测试,辐照过程中偏置电压为100 V的器件泄漏电流无明显变化;200 V和300 V时,器件的栅极泄漏电流和漏极泄漏电流都增大.结合TCAD仿真模拟进一步分析器件单粒子效应微观机制,结果表明在低偏压下,泄漏电流增大是因为电场集中在栅氧化层的拐角处,导致了氧化层的损伤;在高偏压下,辐照过程中N-外延层和N+衬底交界处发生的电场强度增大,引起显著的碰撞电离,由碰撞电离产生的局域大电流密度导致晶格温度超过碳化硅的熔点,最终引起单粒子烧毁.

单轴应变Si n型金属氧化物半导体场效应晶体管源漏电流特性模型

本文在建立单轴应变Si n型金属氧化物半导体场效应晶体管迁移率模型和阈值电压模型的基础上,基于器件不同的工作区域,从基本的漂移扩散方程出发,分别建立了单轴应变Si NMOSFET源漏电流模型.其中将应力的影响显式地体现在迁移率和阈值电压模型中,使得所建立的模型能直观地反映出源漏电流特性与应力强度的关系.并且对于亚阈区电流模型,基于亚阈区反型电荷,而不是采用常用的有效沟道厚度近似的概念,从而提高了模型的精度.同时将所建模型的仿真结果与实验结果进行了比较,验证了模型的可行性.该模型已经被嵌入进电路仿真器中,实现了对单轴应变Si MOSFET器件和电路的模拟仿真.

U型槽刻蚀工艺对GaN垂直沟槽型金属-氧化物-半导体场效应晶体管电学特性的影响

U型槽的干法刻蚀工艺是GaN垂直沟槽型金属-氧化物-半导体场效应晶体管(MOSFET)器件关键的工艺步骤,干法刻蚀后GaN的侧壁状况直接影响GaN MOS结构中的界面态特性和器件的沟道电子输运.本文通过改变感应耦合等离子体干法刻蚀工艺中的射频功率和刻蚀掩模,研究了GaN垂直沟槽型MOSFET电学特性的工艺依赖性.研究结果表明,适当降低射频功率,在保证侧壁陡直的前提下可以改善沟道电子迁移率,从35.7 cm^2/(V·s)提高到48.1 cm^2/(V·s),并提高器件的工作电流.沟道处的界面态密度可以通过亚阈值摆幅提取,射频功率在50 W时界面态密度降低到1.90×10^12 cm^-2·eV^-1,比135 W条件下降低了一半.采用SiO2硬刻蚀掩模代替光刻胶掩模可以提高沟槽底部的刻蚀均匀性.较薄的SiO2掩模具有更小的侧壁面积,高能离子的反射作用更弱,过刻蚀现象明显改善,制备出的GaN垂直沟槽型MOSFET沟道场效应迁移率更高,界面态密度更低.

γ射线总剂量辐照对单轴应变Si纳米n型金属氧化物半导体场效应晶体管栅隧穿电流的影响

基于γ射线辐照条件下单轴应变Si纳米n型金属氧化物半导体场效应晶体管(NMOSFET)载流子的微观输运机制,揭示了单轴应变Si纳米NMOSFET器件电学特性随总剂量辐照的变化规律,同时基于量子机制建立了小尺寸单轴应变Si NMOSFET在γ射线辐照条件下的栅隧穿电流模型,应用Matlab对该模型进行了数值模拟仿真,探究了总剂量、器件几何结构参数、材料物理参数等对栅隧穿电流的影响.此外,通过实验进行对比,该模型仿真结果和总剂量辐照实验测试结果基本符合,从而验证了模型的可行性.本文所建模型为研究纳米级单轴应变Si NMOSFET应变集成器件可靠性及电路的应用提供了有价值的理论指导与实践基础.

垂直双扩散金属-氧化物半导体场效应晶体管电学法热阻测试中测试电流的研究

本文针对垂直双扩散金属-氧化物半导体场效应晶体管器件电学法热阻测试的关键参数——测试电流的影响因素进行研究,测试电流选择恰当与否是热阻测试的先决条件。通过理论分析和三款典型垂直双扩散金属-氧化物半导体场效应晶体管器件的试验验证,得出一种通过测试电流自升温、测试延迟时间及校温曲线这3个方面有效确定垂直双扩散金属-氧化物半导体场效应晶体管器件电学法热阻测试时测试电流的方法。

高功率微波作用下热载流子引起n型金属-氧化物-半导体场效应晶体管特性退化研究

高功率微波(HPM)通过使半导体器件特性退化和功能失效,从而干扰电子系统无法正常工作.针对金属氧化物半导体(MOS)器件的HPM效应,建立了高功率微波引起n型金属氧化物半导体场效应晶体管(nMOSFET)特性退化的物理过程与模型.器件仿真结果中nMOSFET的输出特性曲线显示栅极注入HPM引起器件特性退化,包括阈值电压正向漂移、饱和电流减小、跨导减小等;结合物理模型分析可知,HPM引起的高频脉冲电压使器件进入深耗尽状态,热载流子数目增多,热载流子效应导致器件特性退化.MOS器件的HPM注入实验结果显示,器件特性曲线、器件模型参数变化趋势与仿真结果一致,验证了HPM引起nMOSFET特性退化的物理过程与模型.

电离辐射环境下的部分耗尽绝缘体上硅n型金属氧化物半导体场效应晶体管可靠性研究

随着半导体技术的进步,集成小尺寸绝缘体上硅器件的芯片开始应用到航空航天领域,使得器件在使用中面临了深空辐射环境与自身常规可靠性的双重挑战.进行小尺寸器件电离辐射环境下的可靠性试验有助于对器件综合可靠性进行评估.参照国标GB2689.1-81恒定应力寿命试验与加速寿命试验方法总则进行电应力选取,对部分耗尽绝缘体上硅n型金属氧化物半导体场效应晶体管进行了电离辐射环境下的常规可靠性研究.通过试验对比,定性地分析了氧化物陷阱电荷和界面态对器件敏感参数的影响,得出了氧化物陷阱电荷和界面态随着时间参数的变化,在不同阶段对器件参数的影响.结果表明,总剂量效应与电应力的共同作用将加剧器件敏感参数的退化,二者的共同作用远大于单一影响因子.

应变Si n型金属氧化物半导体场效应晶体管电荷模型

基于应变Si/SiGe器件结构,本文建立了统一的应变Si NMOSFET电荷模型.该模型采用电荷作为状态变量,解决了电荷守恒问题.同时采用平滑函数,实现了应变Si NMOSFET端口电荷及其电容,从亚阈值区到强反型区以及从线性区到饱和区的平滑性,解决了模型的连续性问题.然后采用模拟硬件描述语言Verilog-A建立了电容模型.通过将模型的仿真结果和实验结果对比分析,验证了所建模型的有效性.该模型可为应变Si集成电路分析、设计提供重要参考.

n型金属氧化物半导体场效应晶体管噪声非高斯性研究

基于n型金属氧化物半导体场效应晶体管(nMOSFET)噪声的数涨落模型,采用高阶统计量双相干系数平方和研究了nMOSFET噪声的非高斯性.通过对nMOSFET实际测试噪声的分析,发现nMOSFET器件噪声存在非高斯性;小尺寸器件噪声的非高斯性强于大尺寸器件;在器件的强反型线性区,其非高斯性随着漏压的增加而增加.文中还通过蒙特卡罗模拟和中心极限定理理论对nMOSFET噪声的非高斯性作了深入的探讨.

基于辐照前1/f噪声的金属-氧化物-半导体场效应晶体管辐照退化模型

基于金属-氧化物-半导体场效应晶体管(MOSFET)噪声的载流子数涨落和迁移率涨落理论,建立了MOSFET辐照前1/f噪声参量与辐照后分别由氧化层陷阱和界面陷阱诱使阈值电压漂移之间的定量数学模型,并通过实验予以验证.研究结果表明,辐照诱生的氧化层陷阱通过俘获和发射过程与沟道交换载流子,在引起载流子数涨落的同时也通过库仑散射导致沟道迁移率的涨落,因此辐照前的1/f噪声幅值正比于辐照诱生的氧化层陷阱数.利用该模型对MOSFET辐照前1/f噪声与辐照退化的相关性从理论上进行了解释,同时也为MOSFET抗辐照能力预测提供理论依据.

p型金属氧化物半导体场效应晶体管低剂量率辐射损伤增强效应模型研究

对一种非加固4007电路中p型金属氧化物半导体场效应晶体管(PMOSFET)在不同剂量率条件下的电离辐射损伤效应及高剂量率辐照后的退火效应进行了研究.通过测量不同剂量率条件下PMOSFET的亚阈I-V特性曲线,得到阈值电压漂移量随累积剂量、退火时间的变化关系.实验发现,此种型号的PMOSFET具有低剂量率辐射损伤增强效应.通过描述H+在氧化层中的输运过程,解释了界面态的形成原因,初步探讨了非加固4007电路中PMOSFET低剂量率辐射损伤增强效应模型.

γ射线总剂量辐照效应对应变Si p型金属氧化物半导体场效应晶体管阈值电压与跨导的影响研究

分析了双轴应变Si p型金属氧化物半导体场效应晶体管(PMOSFET)在γ射线辐照下载流子的微观输运过程,揭示了γ射线的作用机理及器件电学特性随辐照总剂量的演化规律,建立了总剂量辐照条件下的双轴应变Si PMOSFET阈值电压与跨导等电学特性模型,并对其进行了模拟仿真.由仿真结果可知,阈值电压的绝对值会随着辐照总剂量的积累而增加,辐照总剂量较低时阈值电压的变化与总剂量基本呈线性关系,高剂量时趋于饱和;辐照产生的陷阱电荷增加了沟道区载流子之间的碰撞概率,导致了沟道载流子迁移率的退化以及跨导的降低.在此基础上,进行实验验证,测试结果表明实验数据与仿真结果基本相符,为双轴应变Si PMOSFET辐照可靠性的研究和应变集成电路的应用与推广提供了理论依据和实践基础.

具有poly-Si_(1-x)Ge_x栅的应变SiGe p型金属氧化物半导体场效应晶体管阈值电压漂移模型研究

针对具有poly-Si1-x Ge x栅的应变Si Ge p型金属氧化物半导体场效应晶体管(PMOSFET),研究了其垂直电势与电场分布,建立了考虑栅耗尽的poly-Si1-x Ge x栅情况下该器件的等效栅氧化层厚度模型,并利用该模型分析了poly-Si1-x Ge x栅及应变Si Ge层中Ge组分对等效氧化层厚度的影响.研究了应变Si Ge PMOSFET热载流子产生的机理及其对器件性能的影响,以及引起应变Si Ge PMOSFET阈值电压漂移的机理,并建立了该器件阈值电压漂移模型,揭示了器件阈值电压漂移随电应力施加时间、栅极电压、polySi1-x Ge x栅及应变Si Ge层中Ge组分的变化关系.并在此基础上进行了实验验证,在电应力施加10000 s时,阈值电压漂移0.032 V,与模拟结果基本一致,为应变Si Ge PMOSFET及相关电路的设计与制造提供了重要的理论与实践基础.

高k栅介质小尺寸全耗尽绝缘体上锗p型金属氧化物半导体场效应晶体管漏源电流模型

通过求解沟道的二维泊松方程得到沟道表面势和沟道反型层电荷,建立了高k栅介质小尺寸绝缘体上锗(Ge OI)p型金属氧化物半导体场效应晶体管(PMOSFET)的漏源电流解析模型.模型包括了速度饱和效应、迁移率调制效应和沟长调制效应,同时考虑了栅氧化层和埋氧层与沟道界面处的界面陷阱电荷、氧化层固定电荷对漏源电流的影响.在饱和区和非饱和区,漏源电流模拟结果与实验数据符合得较好,证实了模型的正确性和实用性.利用建立的漏源电流模型模拟分析了器件主要结构和物理参数对跨导、漏导、截止频率和电压增益的影响,对Ge OI PMOSFET的设计具有一定的指导作用.

由pnp双极型晶体管和PMOS构成的CMOS负阻单元

使用pnp双极型晶体管和pMOS,按照正反馈产生负阻I-V特性的原理,采用CMOS工艺,设计研制成功CMOS负阻单元,并对它进行了实际的测试与验证,效果良好,而且可以用它作为基础性器件,构成与CMOS工艺相兼容的负阻型逻辑电路,比常规CMOS电路节省大量器件。

反向衬底偏压下纳米N沟道金属氧化物半导体场效应晶体管中栅调制界面产生电流特性研究

研究了反向衬底偏压VB下纳米N沟道金属氧化物半导体场效应晶体管中栅调制界面产生(GMG)电流IGMG特性,发现IGMG曲线的上升沿与下降沿随着|VB|的增大向右漂移.基于实验和理论模型分析,得出了VB与这种漂移之间的物理作用机制,漂移现象的产生归因于衬底偏压VB调节了表面电势φs在栅电压VG中的占有比重:|VB|增大时相同VG下φs会变小,φs的变化继而引发上升沿产生率因子gr减小以及下降沿产生率因子gf增大.进一步发现IGMG上升沿与下降沿的最大跨导GMR,GMF在对数坐标系下与VB成线性关系,并且随着|VB|增加而增大.由于漏电压VD在IGMG上升沿与下降沿中的作用不同,三种VD下GMR-VB曲线重合而GMF-VB曲线则产生差异.增大VD会增强gf随VG的变化,因此使得给定VB下的GMF变大.同时这却导致了更大VD下GMF-VB曲线变化的趋势减缓,随着VD从0.2 V变为0.6 V,曲线的斜率s从0.09减小到0.03.

新一代功率半导体β-Ga2O3器件进展与展望

Ga2O3是一种新兴的超宽禁带半导体材料,具有超宽带隙4.8 eV、超高理论击穿电场8 MV/cm以及超高的Baliga品质因数等优良特性,作为下一代高功率器件材料其越来越受到人们的关注。首先,回顾了宽禁带半导体材料β-Ga2O3的基本性质,包括β-Ga2O3的晶体结构和电学性质,简述了基于β-Ga2O3制造的功率器件,主要包括肖特基势垒二极管(SBD)和金属-氧化物-半导体场效应晶体管(MOSFET)。总结回顾了β-Ga2O3SBD和MOSFET近年来的研究进展,比较了不同结构器件的特性,并分析了目前β-Ga2O3功率器件存在的问题。分析表明,β-Ga2O3用于高功率和高压电子器件具有巨大潜力。

安森美半导体推出新型高密度沟槽MOSFET

安森美半导体（ON Semieonductor，）推出24款新的30伏（V）、N沟道沟槽（Trench）金属氧化物半导体场效应晶体管（MOSFET）。这些MOS—FET采用DPAK、SO-8FL、？8FL及SOIC-8封装，为计算机和游戏机应用中的同步降压转换器提供更高的开关性能。

栅极下加氧化层的新型沟槽栅E-JFET仿真研究

新结构沟槽栅E-JFET的特点是在栅极下隐埋局域氧化层,以降低栅电容,从而改善器件的开关速度,尤其是适用于低压高频领域。通过理论及仿真分析,与无埋氧化层的沟槽栅MOSFET以及沟槽栅E-JFET进行了性能比较。结果证明,该结构具有最低的开关功耗,即QG最小,在相同条件下相对于沟槽栅MOSFET和沟槽栅E-JFET来说,QG的改善分别可达到86.3%和13.4%。