n沟肖特基势垒隧穿晶体管特性研究

利用自主开发的蒙特卡罗器件模拟软件 ,对 n沟肖特基势垒隧穿晶体管 (SBTT)的输出特性和转移特性进行了模拟 ,详细分析了沟道区掺杂浓度 ,源漏硅化物区深度以及栅氧化层厚度对 SBTT特性的影响。

一种基于深肖特基势垒辅助栅控制的隧穿场效应晶体管

提出一种基于深肖特基势垒辅助栅控制的隧穿场效应晶体管,分析肖特基势垒高度对该器件的影响。该TFET的势垒比传统肖特基势垒晶体管更低,利用了深肖特基势垒来克服由隧穿产生的电流;通过最大化源漏与硅体接触界面处的正向导通电流,即带带隧穿电流,利用辅助栅电极有效地抑制反向漏电流。和传统SB MOSFET或者JL FETs相比,此器件能实现低亚阈值摆幅、更小的反向偏置GIDL电流、高开关电流比,并使导通电流大于普通的TFET;其对称结构也使其与MOSFET技术更加融合。

双肖特基势垒型异或非可重构场效应晶体管研究

为在现有RFET产品基础上寻求改进,设计提出一种高集成的双肖特基势垒型异或非可重构场效应晶体管(BSBRFET),不同于传统异或非门电路,只用单个晶体管即可实现异或非逻辑门功能。采用完全肖特基接触,屏蔽掉热电子发射电流,以带带隧穿电流作为正向导通机制;引入浮动源极来存储、积累电荷。遵循BSBRFET工作原理和输出特性一致性,在实验中对其异或非功能做出验证。与传统RFET相比,此器件能实现更低的亚阈值摆幅、更小的反向偏置电流、更高的开关电流比,在能够实现NXOR逻辑功能同时,对于提高输出特性一致性也具有优势。

具有亚2-nm沟道长度的二维垂直p-n结二极管

尺寸极限微缩的p-n结二极管对互补金属氧化物半导体(CMOS)集成电路的发展至关重要.然而,由于界面缺陷和短沟道效应,实现5 nm以下沟道长度的p-n结二极管仍然面临着巨大的挑战.本文展示了1.9 nm沟道的WSe_(2)/WS_(2)垂直p-n结二极管,实现了~8×10^(3)的高开关比和~17的整流比.此外,沟道长度为4.7 nm的器件具有~10^(4)的高开关比和~10^(3)的整流比.其高性能源于无肖特基势垒的接触导致的理想带排列,以及无缺陷的全范德华(vdW)界面导致的低隧穿电流和小的费米钉扎效应.因此,我们实现了p-n二极管的本征性能.该策略也可以扩展到其他的p-n结,如WSe_(2)/MoSe_(2)和WSe_(2)/MoS_(2),这表明我们的策略具有普适性.该策略为电子器件尺寸微缩和集成电路的进一步发展提供了新的思路.

新型半导体器件及工艺基础研究

为了提高系统芯片的可靠性和性能价格比,增强其市场竞争力,缩小器件特征尺寸并提高集成度仍是一个主要的途径。当器件特征尺寸进入亚50nm以后,大量来自于传统工作模式、传统材料、传统工艺乃至传统器件物理基础等方面的问题将成为器件特征尺寸进一步缩小的限制性因素。因此我们的973项目从新型材料、半导体器件分析、新型器件结构、关键制备工艺等方面开展了深入的研究。本文主要介绍我们在新型半导体器件结构以及制备工艺方面取得的主要成果,具体包括平面双栅器件、金属栅器件、垂直沟道双栅器件、DSOI器件、SON器件、SOI肖特基晶体管、高K介质器件等。