一种容错可逆的通用移位寄存器设计

为了使计算系统具有低功耗和容错能力，基于可逆逻辑设计了一种容错的通用移位寄存器。提出了一种新型的容错可逆逻辑门（Parity-preserving Dflip—flopgate，PP—DFG），利用它和存在的容错门，完成了寄存器和多路数据选择器的设计。综合上述模块，构建了容错可逆的通用移位寄存器电路，用Verilog硬件描述语言建模，仿真显示电路逻辑结构正确。同现有电路相比，根据量子代价、延迟和无用输出对其进行性能评估，结果表明该电路不仅具有容错功能，而且性能提高了16％-48％。设计的电路可作为一种重要的存储元件应用于未来的低功耗计算系统。

有限域上模逆电路的可逆逻辑设计

为了进一步提高加密系统的可靠性，提出了一种新颖的可逆逻辑门，利用它和存在的可逆门，设计了模逆电路所需的基本模块，并在有限域上设计了基于可逆逻辑的模逆电路。根据量子代价和延迟对其基本模块进行了性能评估，结果证明构建模逆电路的基本模块比现有可逆电路的性能提高5%-20%。以有限域GF（23）上求二进制多项式的乘法逆元为例，对提出的模逆电路进行建模仿真，结果表明电路的逻辑结构正确，性能可靠。提出的设计可用于加密算法的量子电路系统。