大功率射频Si-VDMOS功率晶体管研制

介绍了大功率射频硅-垂直双扩散金属氧化物场效应晶体管(Si-VDMOS)的研制结果,采用栅分离降低反馈电容技术、多子胞降低源极电感技术等,从芯片原理着手,比较分析两种芯片结构设计对反馈电容的影响,以及两种布局引线对源极电感的影响,并研制出了百瓦级以上大功率射频Si-VDMOS功率晶体管系列产品。产品主要性能如下:在工作电压28 V及连续波下,采用8胞合成时,225 MHz输出功率达200 W以上,500 MHz输出功率达150 W以上;进一步增加子胞数量,采用12胞合成时,225 MHz输出功率达300 W以上,同时具备良好的增益及效率特性,与国外大功率射频Si-VDMOS功率晶体管的产品参数相比,达到了同类产品水平。

高k栅介质增强型β-Ga_(2)O_(3) VDMOS器件的单粒子栅穿效应研究

以增强型β-Ga_(2)O_(3)VDMOS器件作为研究对象,利用TCAD选择不同的栅介质材料作为研究变量,观察不同器件的单粒子栅穿效应敏感性。高k介质材料Al_(2)O_(3)和HfO_(2)栅介质器件在源漏电压200 V、栅源电压-10 V的偏置条件下能有效抵御线性能量转移为98 MeV·cm^(2)/mg的重离子攻击,SiO_(2)栅介质器件则发生了单粒子栅穿效应(Single event gate rupture,SEGR)。采用HfO_(2)作为栅介质时源漏电流和栅源电流分别下降92%和94%,峰值电场从1.5×10^(7)V/cm下降至2×10^(5)V/cm,避免了SEGR的发生。SEGR发生的原因是沟道处累积了大量的空穴,栅介质中的临界电场超过临界值导致了击穿,而高k栅介质可以有效降低器件敏感区域的碰撞发生率,抑制器件内电子空穴对的进一步生成,降低空穴累积的概率。

功率VDMOS器件辐射效应研究进展

垂直沟道双扩散金属-氧化层-半导体场效应晶体管(VDMOS)是一类继MOSFET之后发展起来的高效功率开关器件,其沟道长度由外延层的厚度来控制,适合于MOS器件向短沟道尺寸发展,可提高器件的高频性能及工作效率。功率VDMOS晶体管是一类适用于开关应用和线性应用的功率器件,在空间卫星电子系统中具有广阔的应用空间。从功率VDMOS器件结构及基本工作机制入手,梳理了其工作原理,总结了总剂量效应、单粒子效应、位移效应及剂量率效应对VDMOS器件性能的影响,从微观进行机制分析,对抗辐射加固方法进行总结,以提高VDMOS器件的可靠性,为改进抗辐射器件制造工艺及结构设计奠定基础。

硅基N沟道VDMOS不同偏置下总剂量效应研究

通过^(60)Coγ射线辐照试验,研究了不同栅极和漏极偏置下硅基N沟道VDMOS器件的总剂量效应,获得了器件的电学特性与低频噪声特性随辐射总剂量的变化规律。试验结果表明:受辐射诱生的氧化物陷阱电荷与界面陷阱电荷的影响,在栅极偏置为+20 V时,器件的电学特性随累积剂量的增大而退化明显。通过退火试验发现,相比于导通电阻和正向压降,阈值电压、漏电流、亚阈值摆幅和输出电容对于总剂量辐射更加敏感。而在低频噪声特性方面,辐照后器件的沟道电流归一化噪声功率谱密度与正栅极偏置呈现正相关性,与负栅极偏置呈现负相关性。在不同漏极偏置条件下,辐照后器件的沟道电流归一化噪声功率谱密度降低,且基本重合。依据噪声模型,认为N沟道VDMOS内部局域电场分布对辐射感生陷阱电荷的形成影响显著,导致器件Si/SiO_(2)界面或者附近的载流子与陷阱交换引起的沟道电流波动不同,成为低频噪声主要来源。研究结果可为N沟道VDMOS器件的辐射效应评估、筛选和抗辐射加固设计提供参考。

3200 V双p阱终端VDMOS击穿特性仿真研究

基于场限环终端技术理论,提出了一种具有双p阱结构的垂直双扩散金属氧化物半导体场效应晶体管(VDMOS)。通过数值模拟软件分别仿真了p阱各项参数和漂移区掺杂浓度与击穿电压的关系,提取器件击穿时的表面电场并分析其击穿机理。研究结果表明,当漂移区掺杂浓度一定时,击穿电压随p阱数量和结深的增大而增大,随p阱掺杂浓度的增大而先增大后减小;当p阱参数一定时,击穿电压随漂移区掺杂浓度的增大而先增大后减小。经优化器件各项参数,击穿电压(V_(B))达到3 200 V,与传统平面栅型VDMOS相比提升了305%,终端有效长度仅为26μm,表面电场最大值为1.21×10^(6) V/cm,且分布相对均匀,终端稳定性和可靠性高。

陶瓷封装VDMOS功率器件粗铝丝超声键合工艺研究

陶瓷封装垂直导电双扩散场效应管(VDMOS)功率器件广泛地应用在新能源设备、汽车电子和其他工业领域。为了满足VDMOS器件的高可靠性使用要求,有必要对VDMOS粗铝丝超声键合工艺展开深入研究。通过工艺窗口定位及三因素三水平正交实验法探究粗铝丝超声键合工艺参数对键合点强度的影响情况。实验数据表明,超声功率是键合强度的主导因素,这是因为超声功率提供键合点金属扩散所需的绝大部分能量。此外,超声时间及键合压力为键合点金属扩散区的形成提供生长时间及生长环境,同样直接影响键合点的强度。分析结果表明,在满足一定推力要求的条件下,使用最优工艺参数作业能够得到面积更小的键合点,这可以增加芯片的有效利用面积,从而为高密度集成及多管脚引出提供技术支撑。

减小VDMOS密勒电容和反向恢复电荷的研究

提出了在VDMOSFET中减小密勒电容和反向恢复电荷的一种新结构,该结构结合了肖特基接触和分段多晶硅栅的方法。数值分析仿真结果表明,在相同器件单元尺寸下,该结构优于常规VDMOSFET,密勒电容Cgd可减少73.25%,Qgd和导通电阻优值减小65.02%,显示出很好的QgdRds(on)改善性能;同时,反向恢复电荷减少了40.76%。

基于ANSYS的功率VDMOS器件的热分析及优化设计

针对TO-220AB封装形式的功率VDMOS器件,运用有限元法建立器件的三维模型,对功率耗散条件下器件的温度场进行热学模拟和分析,研究了基板厚度、粘结层材料及粘结层厚度对器件温度分布的影响。分析结果表明,由芯片至基板的热通路是器件的主要散热途径,基板最佳厚度介于1~1.2 mm之间,且粘结层的导热系数越大、厚度越薄,越有利于器件的散热。

高压功率VDMOS管的设计研制

随着功率电子器件进一步向高压、高频、大电流方向发展,VDMOS晶体管的市场将会越来越广阔。通过综合各种模型,优化外延层厚度和掺杂浓度,设计了高压VDMOS器件的元胞图形以及器件尺寸,并在终端利用新的思路,从而提高了漏源击穿电压,基于理论分析在工艺上成功实现了耐压为500V,导通电流为3A的功率VDMOS器件。

功率VDMOS开关特性与结构关系

ＶＤＭＯＳ的开关时间对其开关功耗和频率特性有直接影响．笔者设计和制造了３种体内结构与常规ＶＤＭＯＳ相同，而表面结构不同的器件．实验结果表明，这３种结构器件的开关时间都明显减小．

总剂量辐照加固的功率VDMOS器件

采用先形成P-body区再生长栅氧化层的新工艺流程和薄栅氧化层配合Si3N4-SiO2钝化层加固工艺,研制出一种抗总剂量辐照加固功率VDMOS器件。给出了该器件的常态参数和总剂量辐照的实验数据,通过和二维数值仿真比较,表明实验数据和仿真数据能较好吻合。对研制的功率VDMOS器件在X射线模拟源辐照总剂量972×103rad(Si)下,阈值电压仅漂移?1V。结果证明,工艺改善了功率VDMOS器件的抗总剂量辐照能力。

功率VDMOS器件低剂量率辐射损伤效应研究

研究了抗辐射加固功率VDMOS器件在不同偏置条件下的高/低剂量率辐射损伤效应,探讨了阈值电压、击穿电压、导通电阻等电参数在不同剂量率辐照时随累积剂量的变化关系。实验结果表明,此型号抗辐射加固功率VDMOS器件在高/低剂量率辐照后参数的漂移量相差不大,不具有低剂量率辐射损伤增强效应。认为可以用高剂量率辐照后高温退火的方法评估器件的总剂量辐射损伤。实验结果为该型号抗辐射加固功率VDMOS器件在航空、航天等特殊领域的应用提供了技术支持。

功率VDMOS器件的研究与发展

简要介绍了垂直双扩散功率场效应晶体管(VDMOS)的研究现状和发展历史。针对功率VDMOS器件击穿电压和导通电阻之间存在的矛盾,重点介绍了几种新型器件结构(包括沟槽栅VDMOS、超结VDMOS、半超结VDMOS)的工作原理和结构特点,以及其在制造工艺中存在的问题。对不同器件结构的优缺点进行了比较分析。对一些新型衍生结构(包括侧面多晶硅栅VDMOS、边氧沟道VDMOS和浮岛VDMOS)的特点进行了分析,叙述了新型SiC材料在VD-MOS器件中应用的最新进展,并指出了存在的问题和未来发展趋势。

VDMOS场效应晶体管的研究与进展

介绍了新一代电力电子器件VDMOS的发展概况及工作原理,分析了其技术特点与优势,重点阐述了近年来国际上VDMOS在高压大电流及低压大电流方面所取得的理论及技术突破,通过不断改进的沟槽技术以及封装工艺提高了器件的整体性能,而Superjunction新结构、SiC新材料的采用突破了Si的高压应用理论极限。最后对未来的研究方向作了展望。

高压VDMOS电容的研究

本文主要研究了VDMOS电容的组成,详细分析了Ciss、Coss和Crss这3个VDMOS电容参数的定义和各自对应的特性,并从模拟上着重分析了沟道长度和栅氧厚度对电容的影响.文中提出一种反馈电容较低的VDMOS新单元结构,在相同的尺寸条件下,新结构单元Qg*Rdson的优值较之传统型设计显著下降.

国产VDMOS电离辐射环境中的敏感参数研究

分析了国产VDMOS(Vertical Double-diffusion MOSFET)总剂量试验数据,并比较了辐照环境中不同偏置下电学参数的变化差异,发现新工艺研制的VDMOS器件辐照敏感参数为击穿电压和阈值电压。根据试验结果得到考核VDMOS辐照可靠性的有效试验方法:击穿电压抗辐照考核时应采用漏偏置,阈值电压抗辐照考核时应采用栅偏置。

用于PDP扫描驱动芯片的低成本VDMOS及其兼容工艺(英文)

给出了采用硅外延BCD工艺路线制造的低成本的VDMOS设计,纵向上有效利用17μm厚度的外延层,横向上得到的VDMOS元胞面积为324μm2,工艺上简化为18次光刻,兼容了标准CMOS、双极管和高压p-LDMOS等器件.VDMOS测试管的耐压超过200V,集成于64路170 PDP扫描驱动芯片功率输出部分,通过了LG-model-42v6的PDP上联机验证.

功率VDMOS器件抗SEB/SEGR技术研究进展

针对功率VDMOS器件抗单粒子辐射加固技术在空间辐射环境下的要求,从重粒子对VDMOS器件的辐射机理及作用过程出发,归纳出功率VDMOS器件抗单粒子辐射加固的三类技术:屏蔽技术、复合技术和增强技术。综述了国内外功率VDMOS器件这三类抗单粒子辐射加固技术的研究进展,为半导体器件抗单粒子辐射加固技术研究提供了参考。

600V VDMOS器件的反向恢复热失效机理

为了研究VDMOS器件体二极管在反向恢复过程中的失效机理,详细分析了600 V VDMOS器件体二极管的工作过程,采用TCAD模拟软件研究了体二极管正向导通和反向恢复状态下的载流子密度分布及温度分布情况.模拟结果表明,VDMOS器件的体二极管在正向导通时,器件终端区同样会贮存大量的少数载流子,当体二极管从正向导通变为反向恢复状态时,贮存的少数载流子会以单股电流的形式被抽取,使得VDMOS器件中最靠近终端位置的原胞中的pbody区域温度升高,从而导致该区域寄生三极管基区电阻增大、发射结内建电势降低,最终触发寄生三极管开启,造成VDMOS器件失效.分析结果与实验结果一致.

JFET区注入对大功率VDMOS击穿电压和导通电阻的影响

研究了JFET区注入对大功率VDMOS器件击穿电压和导通电阻的影响,分析讨论了JFET区注入影响击穿电压的机理,并定量给出JFET区注入对导通电阻的影响。通过器件数值模拟优化JFET区注入剂量,并根据仿真结果改进器件设计,在满足击穿电压要求的前提下导通电阻降低了8%。