基于DFT滤波器组的低时延FPGA语音处理实现研究

提出了WOLA(Weighted Overlap-Add)并行结构的低时延DFT滤波器组的设计和FPGA实现方法.为降低系统总体时延,在综合考虑传递失真、混迭失真的基础上,将群时延引入系统目标函数,并采用非对称综合原型滤波器设计方法,提出迭代算法,实现了DFT滤波器组低时延优化设计.通过对DFT滤波器组中分析和综合功能的关键模块采用多路并行乘法、多级流水加法链设计,实现了并行的WOLA结构DFT滤波器组,降低FPGA实现的计算时延.整个设计在Xilinx公司的Zynq7020型号FPGA芯片上进行实现.PESQ测试表明,设计的DFT滤波器组能取得较好的语音质量.与串行WOLA结构的实现对比表明,在16k Hz语音采样率下,并行的WOLA结构FPGA实现的总时延能降低1.192ms,其中群时延降低12%,计算时延降低29.2%.

一维长序DFT的协处理阵列结构设计与实现

文章针对一维长序DFT计算问题,分析其计算结构以及算法的并行性,提出一种阵列协处理结构,并分析这种协处理机结构上DFT计算的组织及具体实施算法步骤和方法,并对这种协处理阵列结构上运行的DFT进行复杂性分析。这对计算DFT专用集成协处理结构芯片开发,提高专用嵌套系统性能非常实用。

DFT算法并行性分析与实现研究

针对离散Fourier变换(DFT)在实时信号处理中具有广泛应用、而其运算速度又受到DSP器件性能限制的情况,进行了DFT的并行性研究及并行性能分析;并在基于并行多处理机平台-TMS320C80的编程结构基础上,实现了两种并行DFT算法。基于TMS320C80进行的试验表明:所开发的并行DFT算法的运行结果与理论分析吻合,该并行算法的速度和精度都得到了保证。

基于TMS320C80的扩维并行DFT算法实现研究

提出某些正交变换算法具有扩维并行性,并由此归纳出扩维并行DFT算法.该算法将N点的一维DFT分解成N0×N1点的二维DFT(其中N=N0×N1)和一些运算量很小的附加运算的并行扩维DFT算法,并在多处理机平台-TMS320C80上进行了该算法实现方法的研究.此算法有效地减少了数据的相关性,降低了编程的复杂性,突破了处理单元片内内存容量的限制,适合在一类以DSP为处理单元的多处理机平台上并行实现.在TMS320C80进行的试验表明:所开发的并行DWT算法运行结果与理论分析是吻合的,该并行算法的速度和精度都得到了保证,并适合在单DSP上实现.

Systolic阵列中的多维DFT方体向量法研究

以脉动式阵列旧（Ｓｙｓｔｏｌｉｃ）应用研究为背景，分析了离散傅立叶变换（ＤＦＴ）经典并行算法及其在阵列机上的特点；并针对该算法在处理机上并行实现的弱点，提出了在并行处理环境下适合大规模ＤＦＴ的方体向量法。这种方法不需要在处理机之间进行数据转置，减少了处理机之间的通信以及运算数据之间的依赖性，使变换能够在较大程度上异步进行，并摆脱了在操作数规模上的制约。文章还给出了在Ｓｙｓｔｏｌｉｃ阵列上由方体向量法实现的三维ＤＦＴ的具体例子。

基于DFT的DS/FH混合扩频通信系统研究

本文分析了DS/FH混合扩频通信系统干扰抑制需求,并以此为基础设计了一种在中频段进行的重叠加窗调制离散傅里叶变换窄带干扰抑制方法,给出了基于重叠加窗调制DFT的抑制干扰系统结构,并进行了性能仿真。

一种新的基数为2的DFT快速算法

本文介绍一种基于γ－循环阵快速分解方法的、新的基数为２的ＤＦＴ快速算法；该算法与具有最小乘法数的Ｐｒｅｕｓｓ算法比较，新算法的乘法数接近Ｐｒｅｕｓｓ算法，但其加法数仅为它的７５％。在Ｓｕｎ－ＳＰＡＲＣＳｔａｔｉｏｎ２工作站上，采用Ｆｏｒｔｒａｎ７７语言编程实现，结果表明：新算法在阶数（Ｎ）小于１０２４时，速度比分裂基（Ｓｐｌｉｔ—Ｒａｄｉｘ）算法快。如果进一步考虑算法中的固定常数乘法，那么新算法将会更加有效。

基于数字射频存储系统的并行DFT处理方法

提出一种快速 DFT处理新方法 ,以提高时分多路数字射频存储系统信号处理速度 .利用时分多路存储结构的特点 ,构造了相应的并行 DFT算法 ,并通过分析算法运算量 ,得出具有最少运算量的结构 ,实现了高速及超高速数字射频存储系统的实时信号处理 .对时分多路数字射频存储系统的实时信号处理与设计有一定的理论意义 .

侧链间氢键的协同效应对环状多肽自组装的影响

运用密度泛函(DFT)B3LYP方法和半经验分子轨道方法AM1对四种环状多肽[-(L-Asn-Ala)4-],[-(L-Asp-Ala)4-],[-(L-Gln-Ala)4-]和[-(L-Glu-Ala)4-]的单体、平行和反平行二聚体到十聚体进行了理论研究.结果表明,四种环状多肽无论以平行还是以反平行的方式聚集,聚集体中相邻两个环状多肽的侧链之间都能形成氢键.侧链间氢键的相互作用使得这些环状多肽在组装过程中的结构和能量变化均表现出一定的协同效应,这种协同效应加强了多肽纳米管的稳定性,同时对聚集模式的选取起到了决定性作用.

与FFT并行算法相适应的体系结构探讨

介绍了并行ＦＦＴ算法，讨论其在网格和超立方体并行体系结构上的实现方法，并作了多个方面的比较，为高效实现并行ＦＦＴ选择一种合适的体系结构。经研究表明，并行ＦＦＴ算法的最佳体系结构为超立方体。

FFT算法的并行处理研究

通过对串行FFT算法分析,针对其不足,从理论上研究了将蝶形网络FFT算法进行并行处理,具有较高的加速比和总效率,对实现FFT算法的并行实时系统具有一定的指导意义.

一个基于频谱检测是否发生心室纤颤的算法

本文提出可以利用一维滑动DFT并行处理器实时提取ECG信号的滑动频谱,以中间一段的频谱的模的均方值作为特征值来判别病人是否发生了心室纤颤。作者对140个Ventricular Fibrillation(VF)信号和Ventricular Tachycardia(VT)信号作了统计,并用概率纸证明在特征值取值范围内是正态概率分布模型。作者使用了序贯假设检验的办法来进行判决,通过扩大判决阀值减少了误判率。

级联滤波器并行频域实现的研究

文章介绍了一种用于两个或多个级联滤波器并行频域实现的有效的计算方法,特别是当滤波器阶数很大时,该算法只需计算一个DFT和IDFT,DFT/IDFT的点数远远小于滤波器的阶数;并且滤波器既可以是时不变的,也可以是时变的。

一种基于GPU的宽带数字信号多路下变频器的高效实现

随着无线电的广泛使用,而频段资源相对狭窄,对于频段上信号的管理要求越来越高,为确保频段的合理管控,提出了针对宽带数字信号的多路下变频器结构,用来实现对信号的高效检测,以检测出不合法的用户。在GPU(Graphic Procession Unit)强大的多核并行计算平台上,采用高效的均匀DFT(Discrete Fourier Transform)分析滤波器组的多相结构对其进行了实现。该实现利用计算机显卡,在Windows平台下全部采用软件算法,无需额外的硬件辅助,对带宽2 MHz的宽带信号,能并行实时输出1 000路窄带信号。

基于DSP的双桥并联可控整流电路故障诊断系统

对双桥并联可控整流电路各种故障情况下的整流电压波形进行详细分析和归类,定义了5个“面积”表达式以建立故障模型,提出了一种基于谱分析的DSP故障诊断方法并研制出DSP诊断系统对整流装置进行在线故障诊断,最后归纳出故障诊断的试验算法并总结了本方法的特点。

任意长—维DFT的MIMD并行算法

本文提出了共享与分布式存储计算机上任意长—维ＤＦＴ的ＭＩＭＤ并行算法，若Ｎ＝Ｏ（ｐ，ｑ），则算法需要次算术运算。其中，Ｐ与Ｎ可为任意自然数，分别表示处理机台数与ＤＦＴ长度．本文算法具有很高的并行效率．