基于FIFO共享RAM的数据采集系统

介绍了用于电力系统动态测辨设计的一种高速数据采集系统 .该数据采集系统采用LEM模块作为电网的电流电压输入转换模块 ,LEM模块是用磁补偿原理制作的霍耳器件新型的电流电压传感器 ,具有测量精度高、线性度好、动态性能好及隔离好等优点 .系统的智能采集卡自带CPU和FIFO缓冲器 ,插于工控机ISA扩展槽 .智能数据采集卡通过FIFO存储器与工控系统机共享数据 ,大大提高了数据采集速度和数据缓冲容量 .在数据采集卡上设置了状态命令信箱 ,用于接受工控机系统的命令和反馈采集状态 .采集卡中 。

基于FIFO芯片的单片机并行通信

本文介绍以FIFO芯片作为数据暂存器的单片机并行通信方法。文中给出双单片机系统和多单片机系统的通信接口设计方法。

基于RAM存储阵列的并行多通道FIFO设计

FPGA中Block RAM的块状特性决定了具有读写位宽转换功能的异步FIFO容易存在存储资源浪费.针对这个现象,本文提出一种基于存储阵列的新型并行FIFO结构——多通道FIFO共享多RAM(Multi-channelFIFO sharing Multiple RAM,MFMR).与通用FIFO IP相比,MFMR以仅增加少量通用Slice资源为代价,大幅度降低专有Block RAM(BRAM)存储资源消耗,成倍提升存储资源空间有效利用率,最大可达通用FIFO IP资源利用率的N倍,其中N=max(α,1/α),α是FIFO读位宽与写位宽的比值。

PCI总线双向FIFO缓冲并行通信的实现

介绍一种基于 PCI总线、带有 FIFO缓冲器的处理机间高速双向并行通信机制 ,给出了并行通信接口电路、处理机间的同步控制逻辑及其软件控制流程。

共用FIFO器件的多单片机并行通信

共用ＦＩＦＯ器件的多单片机系统并行通信方法，主要介绍采用查询方式和中断方式的多单片机系统并行 通信接口设计。

TL16C554在嵌入式系统中FIFO通信方式的研究

TL16C554能够实现把串行数据转换为并行数据,将并行数据转换为串行数据.本文在剖析TL16C554内部寄存器功能的基础上,结合其在嵌入式系统中的具体应用,重点研究了TL16C554的FIFO通信方式的基本过程和编程格式,进而归纳出TL16C554FIFO通信方式具有分频功能,利用FIFO通信方式可提高系统串行通信的实时处理.

基于FIFO的多路信号产生的方法研究

在大功率开关电源的研制过程中,多模块交错并联移相全桥变换器拓扑结构逐渐成为研究趋势,往往需要多路移相驱动信号。然而使用多个移相控制芯片同步工作产生的移相控制信号会出现移相角度不准确的情况。为了产生准确的多路移相信号,提高多模块交错并联DC/DC变换器的性能,本文提出了一种基于FIFO芯片的多路移相信号的产生方法,该方法能够准确的对多路信号进行移相,并且能够在0-180°范围能够对输入的四路PWM信号同时进行移相。最后设计了产生20kHz八路移相控制信号的电路,并给出了实验波形。

通信数据同步中基于FPGA的一种有限任意长FIFO的生成办法

FIFO在数据缓冲和信号同步、交换等领域都具有重要的作用。由于FPGA大规模集成可编程逻辑单元,利用FPGA中BlockRAM多样的寻址特性,在FIFO的使用中FPGA具有天然的优势。本文给出了一种基于FPGA实现任意长度FIFO的办法,利用双口RAM分别编址的特性并行读取以模拟FIFO。该方法已应用在实际的通信系统中,具有良好的效果。

便携式数据采集系统实现

本文利用先进先出存储器(FIFO)及并行打印机接口(LPT1),设计便携式数据采集系统,提出技术解决方案,对设计中应当注意的问题进行说明。该系统电路简单实用,软件采用VisualC++6.0进行设计,界面友好。还介绍了在不同编程环境下如何对计算机端口进行操作。

基于多FPGA核的高速数据采集与控制系统设计

为提高处理能力,设计了2×2并行流水结构的FPGA矩阵并作为处理核心用于高速数据采集与控制。在分析了多片FPGA的同步驱动原理以及协作模型的基础上,综合利用双时钟沿触发传输、资源重复与时间重叠技术提出了FPGA之间以及FPGA与外围A/D和D/A芯片的数据传输方案。最后揭示了光纤通信驱动的数据采集与控制过程及总线冲突解决策略。所设计的系统具有成本低、灵活性强的特点,实验表明该系统能够满足可靠性和实时性要求。

基于DSP的异步串行通信的3种实现方式

就某些不提供异步串行模块的DSP上实现异步串行通信进行了讨论,然后提出3种解决方案,最后就所提供的3种方案在成本、硬件消耗度和软件复杂度上进行比较。

DSP和FPGA的双核并行通信方法设计与应用

为解决雷达信号处理系统双核通信问题,设计了两种DSP和FPGA之间的并行通信方法,分别通过DSP的外部接口XINTF访问FPGA内部FIFO和双口RAM,利用DSP的读写使能信号作为FIFO和RAM的读写时钟信号。通过对两种并行通信方法进行对比分析,指出雷达信号处理系统中双核通信应该采用DSP和FPGA内部FIFO的方法。

单片机与PC机双向并行通信新方法研究

分析了用 82 5 5 A实现双机双向并行通信的原理 ,提出了用 FIFO- RAM IDT72 0 2实现单片机与 PC机双向并行通信电路的设计方案 .

基于FPGA的高速存储阵列设计

高速数据采集系统目前得到了广泛的应用,数据的传输与存储是高速数据系统的关键技术。本文提出一种以FPGA为控制核心,固态存储器Flash为存储介质的CCD相机高速数据存储阵列。系统通过FPGA控制存储阵列的擦除、编程、读出等操作实现数据的存储及读取。采用FIFO技术、并行扩展技术实现用低速Flash存储器实时存储高速数据,存储完成后可以读回计算机进行处理。

基于USB2.0和FPGA的高速数据采集卡

介绍一种采用USB2.0接口与PC机进行数据传输的高速数据采集卡的设计。采集卡由可变增益放大器对采样信号进行预处理,使用异步并行的A/D转换技术实现40 Msps的数据采集,由FPGA实现时序控制和数据高速FIFO,由内嵌MCU的USB控制器实现USB2.0接口功能。文章给出了硬件的基本结构和软件固件设计的基本方法,并对用FPGA设计FIFO作了重点阐述,同时对使用异步并行A/D转换与使用采样率为40 Msps的ADC器件的采样数据在FIFO内的数据传输进行了时序仿真,分析了仿真结果。

基于FPGA的四口RAM设计与实现

为了满足并行系统能够高效进行大量数据传输和交换的实时性要求,设计并实现了基于FPGA的四口RAM。四口RAM由1个双口RAM模块、4个缓存模块和2个控制模块构成。双口RAM作为四口RAM的存储实体。缓存模块是外部多处理器与双口RAM之间接口数据缓冲,由3个FIFO构成,分别缓存外部多处理器的读写命令、地址和数据。控制模块由有限状态机实现,通过分时读取4个缓存模块,完成对双口RAM的读写操作,实现四口RAM功能。软件测试和具体项目的应用表明,系统功能正常,此方法具有可行性和有效性。

基于并行接口的虚拟仪器测量系统设计

虚拟仪器是以计算机为测量平台,利用基于计算机的功能化硬件模块和专用计算机软件构成的电子测量系统.用户可以在计算机平台上根据测量任务的需要来定义和设计仪器的测试功能,其实质是充分利用计算机来实现和扩展传统仪器功能.利用并行接口采集数据的优点是传输速度快,电路设计简单,安装方便.本文主要研究虚拟仪器开发平台LabVIEW上的虚拟仪器测量系统的设计.

如何解决内存访问的瓶颈问题

针对内存访问的瓶颈,提出了如何减轻或消除内存瓶颈现象,并通过挖掘并行分布处理、流水线和联想存储器技术来解决处理器内存瓶颈问题。

一种基于DSP的高速数据采集系统的设计与实现

研究了一种以数字信号处理器 (DSP)为核心的高速多通道数据采集系统 ,详细讨论了该数据系统的结构与软、硬件实现 ,分析了计算机并口处于EPP模式下和DSP进行通讯的原理 ,设计了在EPP模式下采用FIFO实现高速数据传输的电路 ,并论述了数据采集软件开发中的若干关键技术。现场运行表明 ,该数据采集系统具有速度快、控制方便。

基于FPGA的实时中值滤波器硬件实现

针对高清图像在中值滤波预处理过程中排序量多、速度慢的特点,提出适合邻域图像并行处理机的分块存储方法。在流水线结构下,1个时钟周期可以并行处理32个3×3邻域的中值滤波运算,实现了高速、实时的1 920×1 080灰度图像中值滤波器。