分布式存储中基于动态局部修复码的负载均衡研究

分布式存储系统中数据的访问存在不均衡性,大多数访问聚集在少部分数据上,便会引起系统的负载不均衡,导致部分高负载节点成为整个系统的性能瓶颈。针对此问题提出一种负载均衡的动态局部修复码(ALRC),该编码方案通过历史热度对冷热数据进行优先级确立,再对冷热数据进行动态编码,使其具备(r,t)-availability性质,让数据能够拥有额外的访问路径,借此提高热数据的并行访问性能和系统的负载均衡性,同时兼顾一定的存储效率。实验结果表明,ALRC在系统负载较不均衡时只需要相较于编码前少量的额外存储开销,便可拥有相较于原方案53%以上负载均衡度的提升,从而确保节点间的负载分布均匀,提高整个系统的性能和可靠性。

基于FPGA的访问控制列表并行查找设计与实现

在高安全要求的网络环境中,多种类型的网络设备均需要部署基于规则的访问控制功能。访问控制列表通过五元组进行规则匹配,实现对网络报文的筛选、过滤、处理、控制等操作。如何利用有限的资源实现更高查表性能、更多规则数量的访问控制列表,是相关设备的关键技术之一。通过分析网络通信设备中访问控制列表的一般工作流程,文章提出了一种改进的基于现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)实现的访问控制列表并行查找设计方法,并详细阐述了具体模块的实现方案。实验结果表明,该方案可以充分利用FPGA的存储与逻辑资源,实现较大规模的支持范围匹配的规则表项,并可以支持10 Gpbs速率等级网络通信的查表需求。

基于并行网络通信的隐私风险自适应访问控制数学模型

当前隐私风险自适应访问控制机制一般设定为单向结构,访问控制的约束效率较低,导致平均风险逐渐上升,为此提出基于并行网络通信的隐私风险自适应访问控制数学模型。根据当前的测试需求及标准,进行隐私风险访问控制问题描述及风险值计算,协同设定多目标自适应访问控制请求机制。以此为基础,构建并行网络通信隐私风险访问控制结构,以风险追踪链处理的方法实现访问控制。最终得出的结论表明:经过选定的5个测试小组的对比,在相同的环境下,访问控制执行者和恶意者所测定出的平均风险值差异较大,访问控制执行者的平均风险值差明显低于恶意者的平均风险值差,说明在并行网络通信技术的辅助下,隐私风险的自适应控制模型的实际应用效果得到了提升。

几类适用于G.fast频段数字用户线路信道模型

数字用户线路信道模型是用户通信线路质量,可开通接入速率评估和系统设计的重要基础,其信道模型在标准化工作中也具有重要的理论意义。该文总结了几类适用于G.fast频段数字双绞线信道模型,分别为利用传输线一次参数RLCG建立的BT模型,利用特征阻抗和传播系数建立的KM模型,以及利用传输线二次参数串联阻抗和并联导纳的KPN模型,对每个信道模型进行分析并给出详细的数学推导过程。

New Parallel Interference Cancellation Scheme for DS/CDMA Systems

This paper proposes a new multi-stage parallel interference cancellation scheme by modifying the conventional multi-stage parallel interference canceller (PIC). At each stage, it first converts the interference-cancelled outputs from previous stage into thea prior information, in terms of which the bit mean values are computed and the multi-access interference (MAI) for each user is evaluated, and then an interference cancellation is performed to obtain further interference suppression. To reduce the implementation complexity, we give an approximation expression for bit mean value. The performance over AWGN channel is analyzed and compared to the conventional PIC. The user numberK=7 and spreading factorN=13 are chosen as simulation parameters. The computer simulation results show that the proposed PIC has better performance than the conventional PIC both with 2 interference cancellation (IC) stages, at bit error rate of 10?3, for example, about 3 dB performance gain is obtained by using the proposed PIC. It is also shown that our proposed PIC with 1-stage is superior to the conventional PIC with 2-stage in performance, which is of practical value because PIC with fewer stages can bring about shorter processing delay. Key words CDMA - parallel interference cancellation - multi-access interference CLC number TN 914 Foundation item: Supported by the National Natural Science Foundation of China (69772015)Biography: Xu Guo-xiong (1967-), male, Ph. D candidate, research direction: wireless communication.

Uplink Performance Evaluation of CDMA Communication System with RAKE Receiver and Multiple Access Interference Cancellation

In CDMA communication systems, all the subscribers share the common channel. The limitation factor on the system’s capacity is not the bandwidth, but multiuser interference and the near far problem. This paper models CDMA system from the perspective of mobile radio channels corrupted by additive white noise generated by multipath and multiple access interferences. The system’s receiver is assisted using different combining diversity techniques. Performance analysis of the system with these detection techniques is presented. The paper demonstrates that combining diversity techniques in the system’s receivers markedly improve the performance of CDMA systems.

A Soft Parallel Interference Cancellation Algorithm in WCDMA

A two-stage soft parallel interference cancellation (SPIC) algorithm in WCDMA system is proposed. The performance of the algorithm is analysed in perfect power control and near-far case, and the influence of the timing error on the system BER is discussed. Analysis and simulation show that the SPIC technique can enhance system capacity, and have a good ability to resist near-far impact. With its simple structure, it has good potential for practical applications.

多访问并行特征提取下大数据准确推荐仿真

大数据具有数据量大、数据类型众多的特点,由于用户行为的复杂性,导致大数据推荐的精度降低。为了提升大数据推荐结果的准确性,提出一种基于多访问并行特征提取的大数据推荐算法。通过爬虫技术在访问网站和分类目录网站获取网站分类标签库,识别上网终端搭载的操作系统。分析历史访问行为和兴趣网站之间的关系,根据经验提取用户访问行为特征,采用RNN提取序列特征。通过BiasSVD模型简化矩阵维度,获取目标用户预测评分,利用聚类用户最近邻的真实评分和预测评分之间的平均差值调整目标预测评分,完成大数据推荐。实验结果表明,所提算法在推荐列表为12时,其覆盖率为75%~98%之间,且提高了加速比,全面验证了所提算法的优越性。

血液透析血流欠佳患者应用体外循环并联法应急处理的护理经验总结

目的探讨透析患者在透析中血流欠佳时应用体外循环并联法提高透析血流量的可行性及护理。方法收集2016年10月-2021年10月本血液净化中心因各种原因引起透析血管通路血流量欠佳的维持性透析患者118例,使用血管通路并联法增加患者透析血流量的应急处理。结果透析血管通路血流量欠佳的维持性透析患者透析血流量由120~160 mL/min提升到200~230 mL/min,不仅达到了透析要求的血流量,而且减少凝血的发生率,提高了透析充分性。结论透析血流量欠佳患者应用通路并联法作为应急处理解决透析血流不足问题是可行的。

SoC芯片上AHB总线矩阵的设计及验证

随着SoC的复杂度不断提高,通过集成IP核的设计方式能够加快芯片设计的周期,同时由于总线上主从设备的增加,有必要基于AHB总线设计一款高速互连的AHB总线矩阵,在AHB multi layer的基础上,将仲裁模块改为由内部寄存模块接收信息后,再由从机端完成对各个主机发送过来的信号信息进行仲裁。同时还加入了防死锁模块,从而实现了能够根据预设的计数阈值判断AHB是否发生死锁的功能;最后通过AHB总线接口的验证IP搭建UVM仿真测试环境,对所设计的总线系统基本功能进行了测试,实现了单master访问多个slave和多个master对多个slave并行访问的功能。

一个支持并行流的多媒体服务系统

分布式多媒体是分布式计算技术和多媒体技术相结合的新兴技术，其基本特征是实现异地多媒体信息共享．由于连续媒体数据与传统数据在特性上的巨大差异，使得传统网络服务器和相关的存储系统不再适宜支持异地连续媒体的服务，所以要求代之以新的存储系统．本文介绍了作者所开发的分布式多媒体并行服务系统．该系统通过引入系统资源秩概念，实现了多访问流的并行操作，从而弥补了现有服务系统在设计上的主要缺陷．另外，文中给出了一组视频访问流的测试数据。

机载高速电子存储器的研究和设计

随着航空电子技术的发展,大容量存储组件成为航空设备中必不可少的部分,固态存储器成为多种存储技术中的首选。本文将NAND闪存应用于航空存储组件的设计,对设计中的若干关键问题进行了探讨,通过采用高速串行通信技术,既可以提高存储组件的接口速率,又可以简化系统设计。同时在方案讨论的基础上论述了一个高速闪存存储组件的实现。

一种适合多用户并发访问的影像存储模型

针对传统的遥感影像金字塔一体化存储模型在多用户并发访问应用中的存在的问题,提出一种适合多用户并发访问的可分离式存储模型,通过数据的分布存储和访问处理任务的分解、转移,提高数据服务器的I/O性能和响应效率。实验结果证明了该模型的有效性,且模型系统具有较高的可扩展性和稳定性。

一种高效的面向基2 FFT算法的SIMD并行存储结构

随着SIMD（Single Instruction Multiple Data stream）结构DSP（Digital Signal Processor）片上集成了越来越多的处理单元,并行访存的灵活性及带宽效率对实际运算性能的影响越来越大.本文详细分析了一般SIMD结构DSP中基2 FFT（Fast Fourier Transform）并行算法面临的访存问题,采用简单的部分地址异或逻辑完成SIMD并行访存地址转换,实现了FFT运算的无冲突SIMD并行访存;提出了几种带特殊混洗模式的向量访存指令,可完全消除SIMD结构下基2FFT运算时需要的额外混洗指令操作.最后将其应用于某16路SIMD数字信号处理器YHFT-Matrix2中向量存储器VM的优化设计.测试结果表明,采用该SIMD并行存储结构优化的VM以增加18%的硬件开销实现了FFT运算全流水无冲突并行访存和100%并行访存带宽利用率;相比优化前的设计,不同点数FFT运算可获得1.32~2.66的加速比.

面向大尺寸滑动窗口应用的并行计算模型

大尺寸滑动窗口的应用在数据输入速度与处理速度之间存在较大差距。为了缩短差距,提出了一种并行计算模型,使用尽可能少的存储资源与尽可能简单的存储器读写控制逻辑实现了尽可能高的数据重用性与并行性。该模型将不同滑动窗口之间的并行处理与单个窗口内不同数据之间的并行处理结合起来:对于不同窗口,按列进行分组并映射到多个处理单元上并行处理;对于单个窗口内的数据,使用多体存储结构进行缓存,并设计了存储体分配机制与寻址函数以实现多个数据的无冲突并行访问。在FPGA上的实验结果表明:提出的计算模型在没有明显增加存储资源使用代价与读写控制逻辑复杂性的情况下大大提高了处理速度。

纯小数加工的心理机制:选择通达还是平行通达?

采用数字线索提示的目标觉察范式,以60名在校大学生与研究生为被试,设计3个实验探讨纯小数(整数部分是零的小数,例如0.2)的加工及其与空间表征的联系。实验1探讨纯小数作为线索时是否能引起空间注意的空间-数字反应编码联合效应(Spatial Numerical Association of Response Codes,SNARC),结果发现,纯小数数量大小的加工可以引起空间注意的SNARC效应;实验2探讨纯小数的加工是否会同时激活小数点后对应的自然数,结果发现,对纯小数数量大小相同、小数点后对应的自然数是否有0(例如0.2和0.20,0.4和0.40)的加工能引起空间注意的转移;实验3比较纯小数的加工对纯小数本身及小数点后对应的自然数激活强度,结果发现,在纯小数数量大小判断和纯小数小数点后对应的自然数数量大小判断冲突的条件下,纯小数的加工未能引起注意的SNARC效应。该研究结果表明,在目标觉察范式中,纯小数的加工采取了平行通达的方式,引发了注意的SNARC效应,并且纯小数空间注意的转移受到纯小数本身以及对应的自然数的影响。

应用于语音信号处理的FPGA并行访问设计

为了实现实时语音处理,利用FPGA并行访问的特性,采用低地址物理存储空间由FPGA可配置逻辑模中的存储资源实现;高地址的物理存储空间由存储阵列实现,设计了动态置换算法来控制逻辑地址空间到物理空间的映射,将频繁访问且冲突概率高的数据块映射到低地址的物理存储空间上。实验数据表明,采用并行访问控制的动态置换算法能够实现稳定的访存性能。

高速多体并行存储系统电路设计

本文讨论了各种超高速数据采集系统、超高速任意波形合成系统等高速数字化应用系统的核心技术之一高速多体存储子系统的设计,介绍了适合于各种数据更新率为60MHz以上的超高速系统的一种新型多体并行存储系统电路结构。

一种支持并发访问流的文件预取算法

设计并实现了一种按需预取算法，采用更为宽松的顺序性判决条件，并以页面和页面缓存的状态作为可靠的决策依据．它可以发现淹没在随机读中的顺序访问并进行有效的预读，支持对单个文件实例的并发访问而产生的交织访问模式．实验结果表明：相对于原Linux预读算法，该算法在随机干扰下的顺序读性能可提高29％；交织读的性能是传统算法的4-27倍；同时，应用程序可见延迟改善可达35倍．该算法已被Linux2．6．24内核采用．

GPU编程模型中存储体冲突的研究

GPU并行计算模型中使用共享内存是提高并行计算效率的重要途径,由于进程访问导致的存储体冲突,却会成倍地降低执行效率。经过分析存储体冲突产生的原因,提出了对算法的修改来解决存储体冲突的原则与方法,并通过对聚类算法的实施进行验证。