基于实测数据的牵引供电系统并联谐波谐振概率识别方法

当前,我国高速铁路电力机车广泛采用脉冲宽度调制的四象限变流器,在其性能改善的同时也带来了频带更宽的高次谐波问题,更易激发牵引供电系统谐波谐振。谐波谐振可能会引起过电压/过电流,严重时引发设备爆炸、保护误动等安全事故。因此,准确识别系统潜在的谐振频率具有重要意义。目前常用的频率扫描分析、谐振模态分析等方法依赖于系统拓扑和模型的精确性,而基于实测数据的传统识别方法的准确性受系统参数波动和背景谐波影响较大。为此,提出了一种基于实测数据的牵引供电系统并联谐振概率识别方法,以电压、电流波形的余弦相似度作为谐振预判条件以减少无效计算,并综合基波/谐波功率因数、系统谐波阻抗幅值等多层次谐振特征进行概率分析,克服了系统参数波动和背景谐波影响。仿真研究、实测数据分析与已有研究方法对比,表明所提方法在负荷波动性强、背景谐波较大时仍然适用,且识别的准确性更高,验证了该方法的有效性和可靠性。

大点数FFT在“申威26010”上的并行优化

根据“神威·太湖之光”超级计算机所用国产“申威26010”处理器的架构特点和编程规范,提出针对大点数FFT的众核并行优化方案.该方案源自经典的Cooley-Tukey FFT算法,通过将一维大点数数据迭代分解为二维小规模矩阵进行并行加速.为了解决矩阵“列FFT”的读写、转置和计算问题,提出“列均分-行连续”的读写策略,通过对数据进行合理的分配、重排、交换,结合SIMD向量化、旋转因子优化、双缓冲、寄存器通信、跨步传输等优化手段,充分利用了众核处理器的计算资源和传输带宽.实验结果显示,单核组64从核并行程序较主核运行FFTW库,可以达到最高65x、平均48x以上的加速比.

可扩展架构的超大点数FFT处理器设计

面向合成孔径雷达、遥感、电子对抗等领域研究了一款高性能的超大点数快速傅里叶变换(FFT)处理器。文中提出了一种可扩展架构,即针对不同的应用场景可以动态实时调整FFT算法的基数以及处理点数;存储器划分为16个存储模块,可以通过产生无冲突地址进行访问,输出与输入数据帧可以共享同一存储器,具备高效存储器特征。FFT运算采用并行流水线排布,当采用高基算法时,可高并行度访问存储器,实现并行计算,从而获得明显的实时性优势。FFT各级运算采用循环移位寄存器产生地址,以保证蝶算单元输入数据的抽取间隔,并在最后一级输出时进行循环移位寄存器反转操作产生地址,实现输入输出共享存储器。所提设计方法规整、高效、适用范围广泛,便于现场可编程逻辑器件以及集成电路实施,并且也将持续受益于存储器工艺的提升。

一种基于CNN与FFT‑ELM的输电线路故障识别与定位方法

及时、准确地检测输电线路故障类型与位置是提高电力系统可靠性最重要的问题之一,为此提出一种基于卷积神经网络(convolutional neural networks,CNN)与基于快速傅里叶变换(fast Fourier transform,FFT)的极限学习机(extreme learning machine,ELM)分类模型并行的输电线路故障识别及定位方法。首先,以故障电压时序图作为输入,构建CNN;然后,利用FFT将时域故障电压数据分解,提取各频段的电压峰值与相角作为故障特征样本;接着,以提取的故障特征样本集作为输入,构建ELM网络;最后,通过特征融合层将2个神经网络进行融合,输出故障类型和定位结果。实验结果表明,此方法对输电线路故障识别的准确率为99.95%、故障定位误差在500 m以内、平均误差为263.5 m,可靠性优于其他模型。

基于残差变换器的并行傅里叶卷积修复算法

为解决现有图像修复算法因缺乏上下文信息和有效的感受野导致修复大面积随机破损时效果差且只能修复低分辨率图像的缺陷,提出了基于残差变换器的并行傅里叶卷积修复算法.首先,提出基于变换器的改进残差网络模块提取待修复图像的纹理特征;然后,设计并行快速傅里叶卷积模块增强损失图像的高度有效感受野捕捉结构信息;最后,提出门控双特征融合模块交换和结合图像的结构与纹理分量,融合上下文特征,改善生成纹理的细粒度.在两个公开数据集上进行定性和定量实验,实验结果表明:所提算法可有效修复结构复杂且纹理精细的随机不规则大面积破损区域,生成结构合理、纹理细腻和语义丰富的高保真图像,并能用于高分辨率图像的目标移除.

多路并行流水线型基2^(2)FFT算法实现

FFT算法作为OFDM系统的核心算子占用其系统处理的大多数时间,为提高OFDM系统数据传输速度,提出了一种改进的多路并行流水线型基2^(2)FFT实现架构。在实现过程中着重对旋转因子的存储进行片上缓存优化,减少了乘法运算次数从而减小整体运算复杂度;设计的数据整合模块用于控制时序,从而保证P路并行流水型架构正确实现,数据运算吞吐率成P倍提高。RTL仿真结果表明,与同类架构相比,提出的架构在硬件开销适中的同时使得性能分别提升了1.27%、2.04%、50.88%,并且具有FFT点数可扩展的特点,可满足随着通信标准的不断提高,FFT点数逐渐增大的实际应用需求。

大点数FFT算法C6678多核DSP的并行实现

随着数字信号处理平台发展趋向大计算量、大带宽、高集成度的特点,单核DSP器件渐渐不能满足日益增加的复杂度及实时性要求,多片处理器并行处理的模式将逐渐被广泛应用。基于TI推出的高性能8核处理器TMS320C6678,以大点数FFT算法分解及并行实现为例,介绍了多核DSP的KeyStone架构特点,多核处理器的任务管理和分配方式,快速内存访问EDMA的实现以及核间通信(IPC)机制。最后对算法结果及算法的实时性能进行分析,该算例说明TMS320C6678多核DSP具有卓越的运算性能。

一种高效动态信道化接收机设计

提出了一种动态可重构信道化方法,解决了宽带信号跨信道问题.给出了动态可重构信道化接收机的设计方案,并对各部分硬件电路的设计进行了详细阐述.在FPGA内部实现了动态可重构信道化高效结构,并给出了该高效结构各组成模块的实现方法,该高效结构可大量节省FPGA的硬件资源.动态可重构信道化方法无需知道信号的调制形式即可实现宽带信号的动态重构,具有较强的通用性.

基于粗粒度可重构架构的并行FFT算法实现

为了提升并行 FFT 算法的计算性能，基于粗粒度可重构架构 REMUS＿LPP（reconfigurable embedded multimedia system，low performance processor）提出了一种新的复数 FFT 实现方法．在实现 FFT 算法过程中，首先通过局部串行方式完成低阶部分，然后交换低阶部分结果后并行执行高阶部分．针对 RCA 内和 RCA 间的数据流优化，提出了流水气泡消除技术和数据块重排技术，从而提升了算法实现性能并降低了片上存储需求．芯片实测结果表明，提出的 FFT 算法实现方法的执行速度是其他同类并行计算架构的2．15～13．60倍，片上存储减少为其他方法的7．0％～28．1％．

基于CUDA的矩阵乘法和FFT性能测试

针对NVIDIA公司的CUDA技术用Geforce8800GT在Visual Studio2008环境下进行测试,从程序运行时间比较判断CUBLAS库、CUDA内核程序、CUDA驱动API、C循环程序与Intel MKL库以及FFTW库与CUFFT库运行响应的差异。测试结果表明,在大规模矩阵乘法和快速傅里叶变换的应用方面,相对于CPU,利用GPU运算性能可提高25倍以上。

基于FFT的时频并行捕获算法研究

在扩频通信系统中,PN码的捕获是系统正常工作的前提。为了进一步实现快速捕获,研究了基于FFT的时频并行捕获算法,利用FFT实现频域并行捕获、利用多通道实现码域并行捕获。理论推导验证了该算法的正确性,分析了该算法捕获精度、捕获速度、实现复杂度以及低通滤波效应。仿真结果进一步验证了该算法捕获的正确性。基于FFT的时频并行捕获算法在不降低精度的前提下,可以有效提高捕获速度。

高性能并行FFT处理器的设计与实现

提出一种高性能并行快速傅里叶变换(FFT)处理器的设计方案,采用4个蝶形单元进行并行处理,利用改进的无冲突操作数地址映射方式,保证每个周期同时读取和写入16个数据。给出该处理器的FPGA实现,性能评测结果表明,与其他FFT处理器相比,该并行FFT处理器的性能较优,能满足实际应用需求。

基于FFT解调的ECPT系统全双工通信技术研究

电场耦合无线电能传输(ECPT)技术以其耦合机构轻便、系统电磁辐射小以及周边金属涡流效应小等优点,成为无线电能传输领域的研究热点。在ECPT技术的应用过程中,有时不仅需要实现原副边的无线电能传输,还需要实现电能原副边的全双工无线信号传输。目前无线电能与信号并行传输系统中信号解调环节均采用模拟电路实现滤波与解调,该方法电路设计复杂、通用性能差、抗干扰能力不足。针对上述问题,本文提出一种基于FFT运算的频域解调方法。该方法将叠加于系统中的双向信号载波以及低频电能串扰信号映射至频域中,依靠其频域的分离特性,解决了低频电能串扰对信号解调的干扰问题,同时实现双向信号的实时解调。最后通过仿真与实验验证了该方法的正确性与有效性。

基于频域分离解调的复合信源无线电能与信号并行传输技术

提出了一种并联LC隔离型电场耦合式无线电能与信号并行传输电路拓扑。该拓扑依靠自身阻抗特性实现了绝大部分电能串扰的隔离。同时,该拓扑具有较宽的信道通频带宽,克服了目前已有电能与信号并行传输系统中信道通频带宽窄的问题。充分利用该带宽,以多路复合信源作为信道输入,采用快速傅里叶变换算法对信道输出信号进行频谱分析,在频域中实现了低频串扰与多路复合高频信号的分离和电能串扰频谱干扰下的多路复合信号解调,从而提升了信号传输速率与抗干扰能力。通过仿真与实验验证了该方法的正确性与有效性。

超高速全并行快速傅里叶变换器

设计和实现超高速快速傅里叶变换器(FFT)在雷达与未来无线通信等系统中具有重要意义。该文提出首个全并行架构的FFT处理器,其避免了复杂的路由寻址以及数据访问冲突等问题,基于较大基进行分解降低运算复杂度。由于旋转因子已知和固定,大量的乘法转化为了定系数乘法。同时由于采用了串行的计算单元,在达到全并行结构的高速度同时硬件复杂度相对较低;所有的硬件计算单元处于满载的条件,其硬件效率能达到100%。根据实际的实现结果,所提出的512点FFT处理器结构能够达到5.97倍速度面积比的提升,同时硬件开销仅占用了Xilinx V7-980t FPGA 30%的查找表资源与9%的寄存器资源。

流水并行1-D FFT地址映射算法

讨论了2个流水蝶形单元并行的地址映射算法.由于FFT级间数据读写关系复杂,实现每次并行执行2个蝶式运算的地址产生非常复杂.通过对基2数据流图的改造,将存储器分为2个存储体,各级每个蝶式运算的1对操作数位于同一存储体,并行执行的2对操作数位于不同存储体相同地址,计算结果按原址写回,同时每次计算所需的2个旋转因子地址间存在一定关系,因而可用1个地址产生单元,实现2条流水线并行所需的操作数及旋转因子的并行访问.本地址产生单元易于实现,资源需求少、延时较小,且可使蝶式计算循环次数减少一半.

考虑温度/功耗/热导之间相互作用的单循环迭代热分析算法

随着纳米工艺的不断改进,温度对漏电流功耗和热导的影响日益显著.考虑温度/功耗/热导相互作用的3D芯片热分析需要采用迭代方法对温度进行精确求解,即先用功耗密度向量和热导矩阵来求解温度向量,再用求解出来的温度向量来刷新功耗密度向量和热导矩阵.为了提高3D芯片热分析的效率,本文以一个设定温度值下的均匀热导矩阵作为预条件,先提出了一种双循环、内循环低迭代次数的高效求解算法TPG-FTCG.鉴于TPG-FTCG具有超快的内循环收敛速度,本文省去了TPG-FTCG算法的内循环部分,提出了一种单循环、低迭代次数的TPG求解算法TPG-Sli.基于GPU(Graphics Processing Unit)并行加速技术,本文编写并改进了TPG-Sli的GPU加速算法.实验数据表明:与采用经典高效的ICCG算法进行3D芯片热分析的TPG-ICCG算法相比,在足够小的误差范围内,TPG-Sli的GPU加速算法可以获得120倍的速度提升.

超高速FFT处理器的设计与实现

高速傅里叶变换(FFT)处理器的设计是实时信号处理系统的核心问题。本文基于现场可编程门阵列FPGA(FieldProgrammable Gate Array),采用并行处理和单路延迟反馈SDF(Single-path Delay Feedback)流水线技术相结合的方法,设计了高速FFT处理器。该处理器内存资源消耗较并行结构有所减少,运算速度较单独的SDF流水线结构有所提高。建立了处理器的算法和设计模型,并根据模型对处理器各组成模块进行了优化设计,在保证处理器速度的同时,减小了资源消耗,其工作频率可以达到150 MHz,数据率超过600 Msps,软件仿真结果和实验室硬件平台测试验证了设计的可行性。

GPS接收机P(Y)直捕方法研究

GPS接收机P(Y)直捕算法是基于存储的滑动相关搜索,并利用FFT将时频二维联合搜索变成时域一维搜索。同时,考虑位同步点已知的条件,接收资源池只需存储一段接收序列,缩短了捕获时间且利于硬件实现。仿真结果表明,多普勒频移为±5kHz时,所带来的峰值衰减为2dB左右,本地信号与接收信号对齐时出现明显的相关峰,很好地实现了捕获功能;提出了用"重叠分段补零FFT"操作实现并行相关,成倍降低了捕获时间;提出了利用位同步信息,避免了码极性翻转可能引起的信噪比损耗;针对码相位漂移,提出了优化捕获策略,可在短时间内完成重捕。