期刊文献+
共找到250篇文章
< 1 2 13 >
每页显示 20 50 100
New multi-DSP parallel computing architecture for real-time image processing 被引量:4
1
作者 Hu Junhong Zhang Tianxu Jiang Haoyang 《Journal of Systems Engineering and Electronics》 SCIE EI CSCD 2006年第4期883-889,共7页
The flexibility of traditional image processing system is limited because those system are designed for specific applications. In this paper, a new TMS320C64x-based multi-DSP parallel computing architecture is present... The flexibility of traditional image processing system is limited because those system are designed for specific applications. In this paper, a new TMS320C64x-based multi-DSP parallel computing architecture is presented. It has many promising characteristics such as powerful computing capability, broad I/O bandwidth, topology flexibility, and expansibility. The parallel system performance is evaluated by practical experiment. 展开更多
关键词 parallel computing image processing real-time computer architecture
下载PDF
High performance reconfigurable hardware system for real-time image processing
2
作者 赵广州 张天序 +2 位作者 王岳环 曹治国 左峥嵘 《Journal of Systems Engineering and Electronics》 SCIE EI CSCD 2005年第3期502-509,共8页
A novel reconfigurable hardware system which uses both muhi-DSP and FPGA to attain high performance and real-time image processing are presented. The system structure and working principle of mainly processing multi-B... A novel reconfigurable hardware system which uses both muhi-DSP and FPGA to attain high performance and real-time image processing are presented. The system structure and working principle of mainly processing multi-BSP board, extended multi-DSP board are analysed. The outstanding advantage is that the communication among different board components of this system is supported by high speed link ports & serial ports for increasing the system performance and computational power. Then the implementation of embedded real-time operating systems (RTOS) by us is discussed in detail. In this system, we adopt two kinds of parallel structures controlled by RTOS for parallel processing of algorithms. The experimental results show that exploitive period of the system is short, and maintenance convenient. Thus it is suitable for real-time image processing and can get satisfactory effect of image recognition. 展开更多
关键词 MULTI-DSP fidd programmable gate arrays real-time image processing real time operating systems parallel structure.
下载PDF
Real-time Parallel Processing System Design and Implementation for Underwater Acoustic Communication Based on Multiple Processors
3
作者 阎振华 黄建国 +1 位作者 张群飞 何成兵 《Defence Technology(防务技术)》 SCIE EI CAS 2007年第2期139-144,共6页
ADSP-TS101 is a high performance DSP with good properties of parallel processing and high speed.According to the real-time processing requirements of underwater acoustic communication algorithms,a real-time parallel p... ADSP-TS101 is a high performance DSP with good properties of parallel processing and high speed.According to the real-time processing requirements of underwater acoustic communication algorithms,a real-time parallel processing system with multi-channel synchronous sample,which is composed of multiple ADSP-TS101s,is designed and carried out.For the hardware design,field programmable gate array(FPGA)logical control is adopted for the design of multi-channel synchronous sample module and cluster/data flow associated pin connection mode is adopted for multiprocessing parallel processing configuration respectively.And the software is optimized by two kinds of communication ways:broadcast writing way through shared bus and point-to-point way through link ports.Through the whole system installation,connective debugging,and experiments in a lake,the results show that the real-time parallel processing system has good stability and real-time processing capability and meets the technical design requirements of real-time processing. 展开更多
关键词 信息处理 结构 设计最佳化 电子
下载PDF
Acceleration of Points to Convex Region Correspondence Pose Estimation Algorithm on GPUs for Real-Time Applications
4
作者 Raghu Raj P. Kumar Suresh S. Muknahallipatna John E. McInroy 《Journal of Computer and Communications》 2016年第17期1-17,共18页
In our previous work, a novel algorithm to perform robust pose estimation was presented. The pose was estimated using points on the object to regions on image correspondence. The laboratory experiments conducted in th... In our previous work, a novel algorithm to perform robust pose estimation was presented. The pose was estimated using points on the object to regions on image correspondence. The laboratory experiments conducted in the previous work showed that the accuracy of the estimated pose was over 99% for position and 84% for orientation estimations respectively. However, for larger objects, the algorithm requires a high number of points to achieve the same accuracy. The requirement of higher number of points makes the algorithm, computationally intensive resulting in the algorithm infeasible for real-time computer vision applications. In this paper, the algorithm is parallelized to run on NVIDIA GPUs. The results indicate that even for objects having more than 2000 points, the algorithm can estimate the pose in real time for each frame of high-resolution videos. 展开更多
关键词 Pose Estimation parallel Computing GPU CUDA real time Image processing
下载PDF
基于流计算和大数据平台的实时交通流预测 被引量:1
5
作者 李星辉 曾碧 魏鹏飞 《计算机工程与设计》 北大核心 2024年第2期553-561,共9页
目前交通流预测实时性差,很难满足在线分析和预测任务的需求,基于此提出一种Flink流计算框架和大数据平台结合的实时交通流预测方法。基于流计算框架实时捕捉和预处理数据,包括采用Flink的transform算子对数据进行校验和处理,将处理后... 目前交通流预测实时性差,很难满足在线分析和预测任务的需求,基于此提出一种Flink流计算框架和大数据平台结合的实时交通流预测方法。基于流计算框架实时捕捉和预处理数据,包括采用Flink的transform算子对数据进行校验和处理,将处理后的数据sink到大数据的HDFS文件系统,交由下一步的大数据并行框架进行分析建模与训练,实现基于流计算和大数据平台的实时交通流预测。实验结果表明,Flink能够实时捕捉和预处理交通流数据,把数据准时无误送入分布式文件系统中,在此基础上借助大数据框架下的并行分析和建模优势,在实时性数据分析与预测方面取得了较好的效果。 展开更多
关键词 大数据 数据并行 流计算框架 实时处理 交通流预测 分布式系统 实时性分析
下载PDF
基于FPGA的大动态范围数据采集系统设计
6
作者 郭威 彭卫东 +1 位作者 漆军 张一帆 《仪表技术与传感器》 CSCD 北大核心 2024年第2期56-64,共9页
针对传统数据采集系统受动态范围限制,进行测量时对大信号易过载、小信号易丢失等问题,设计了一种基于FPGA的大动态范围多通道数据采集系统,讨论了噪声相关性与放大器增益对动态范围的影响。该系统采用一种分立式架构的双ADC同步采集单... 针对传统数据采集系统受动态范围限制,进行测量时对大信号易过载、小信号易丢失等问题,设计了一种基于FPGA的大动态范围多通道数据采集系统,讨论了噪声相关性与放大器增益对动态范围的影响。该系统采用一种分立式架构的双ADC同步采集单元,结合FPGA高速并行处理的特点进行数据融合,对前端可变增益放大电路实时控制,实现多通道数据采集系统对微小信号采集时的高分辨率以及对大信号采集时的高容差。对采用动态范围最大为108 dB的AD7768芯片研制的实验样机进行测试,结果表明其在64 kHz的采样频率下可达到160 dB以上的动态范围,系统采样精度达到0.1%,线性度优于0.005%,通道间相位精度达到±0.05°。 展开更多
关键词 动态范围 数据采集 FPGA 多通道 实时控制 并行处理 可变增益
下载PDF
基于Unity3D的卷绕机半物理仿真系统研究
7
作者 唐龙 邹鲲 《Journal of Donghua University(English Edition)》 CAS 2024年第3期298-307,共10页
机电一体化产品在研发过程中普遍面临现场调试工作量大、周期长和成本高等问题,而且目前主流的仿真软件功能较为单一。因此,研究设计了一套兼具实时性和三维展示效果、能够连接机械电子软件的半物理仿真系统。其以卷绕机为仿真对象,利用... 机电一体化产品在研发过程中普遍面临现场调试工作量大、周期长和成本高等问题,而且目前主流的仿真软件功能较为单一。因此,研究设计了一套兼具实时性和三维展示效果、能够连接机械电子软件的半物理仿真系统。其以卷绕机为仿真对象,利用Unity3D搭建虚拟仿真平台,通过电路板实现虚拟仿真平台与控制系统间数据的实时交互。通过输出卷绕过程中关键结构的运动时序和空间轨迹图,验证了卷绕机机电系统的工艺仿真可行性。研究结果表明,该系统可替代部分现场调试工作,提高研发效率。 展开更多
关键词 半物理仿真 卷绕机 实时性 UNITY3D 三维展示 仿真电路板 工艺仿真
下载PDF
基于ZYNQ的实时去雾系统设计实现
8
作者 陆成 姚小江 +1 位作者 解其云 张润芃 《计算机工程与设计》 北大核心 2023年第1期314-320,F0003,共8页
针对雾霾天气下视觉系统成像存在纹理色彩信息丢失、无法实时去雾等问题,提出一种基于可编程逻辑架构改进的Retinex去雾算法。在传统Retinex算法基础上进行光照估计、色彩平衡、图像融合等多方面优化,通过指令约束、逻辑优化满足系统资... 针对雾霾天气下视觉系统成像存在纹理色彩信息丢失、无法实时去雾等问题,提出一种基于可编程逻辑架构改进的Retinex去雾算法。在传统Retinex算法基础上进行光照估计、色彩平衡、图像融合等多方面优化,通过指令约束、逻辑优化满足系统资源要求。实验结果表明,相较基于HSV空间的多尺度Retinex算法处理,改进算法处理后3幅图像平均的信息熵和峰值信噪比略有提高,结构相似性指标至少提高27.01%。在图像处理耗时方面,有至少17倍的加速,处理一帧800×480大小彩色图像仅需4.03 ms。验证了构建的去雾系统同时满足了去雾效果与实时性的要求。 展开更多
关键词 现场可编程门阵列 视网膜皮层 高层次综合 实时去雾 硬件加速 并行计算 软硬件协同
下载PDF
基于DSP的海上红外小目标检测系统设计 被引量:1
9
作者 李雷 张晔 胡楷 《现代电子技术》 2023年第4期30-34,共5页
针对海天背景下红外小目标检测实时性低的问题,文中结合DSP硬件特征、算法需求和系统要求,提出一种以多核DSP为核心处理器的红外小目标检测系统实现方案。区别于常规的串行处理方式,该方案采用DSP双核流水处理的软件架构,将海天线检测... 针对海天背景下红外小目标检测实时性低的问题,文中结合DSP硬件特征、算法需求和系统要求,提出一种以多核DSP为核心处理器的红外小目标检测系统实现方案。区别于常规的串行处理方式,该方案采用DSP双核流水处理的软件架构,将海天线检测算法和红外小目标检测算法分别运行在DSP的核1和核2,实现两套算法的并行处理;并通过核0主程序的调度实现海上红外小目标检测功能。在此基础上,采用查找表替代实时计算系数、优化计算过程最大化减少指令流水被打断、软硬件并行处理减少软件负载等方法对软件进行优化,提高软件效率。最后,在红外检测跟踪系统中对实时性和准确性进行应用验证。结果表明,所设计系统处理640×512的红外图像耗时小于25 ms,满足海上红外小目标实时检测的要求。 展开更多
关键词 小目标检测 多核DSP 双核流水处理 并行处理 红外图像 软件优化 实时检测
下载PDF
基于FPGA的Canny算法硬件加速电路设计 被引量:1
10
作者 汤露 《工业控制计算机》 2023年第7期70-72,76,共4页
为了保证Canny算法在图像处理中的实时性,采用Verilog语言对Canny算法进行了硬件加速电路设计,并进行了时序仿真及门级仿真验证。时序仿真结果显示该硬件加速电路最高工作频率为37.16 MHz。门级仿真结果显示,硬件加速电路以20 MHz的时... 为了保证Canny算法在图像处理中的实时性,采用Verilog语言对Canny算法进行了硬件加速电路设计,并进行了时序仿真及门级仿真验证。时序仿真结果显示该硬件加速电路最高工作频率为37.16 MHz。门级仿真结果显示,硬件加速电路以20 MHz的时钟频率工作处理一幅320×240目标图像,响应时间为3.9048 ms,实现了毫秒级的实时图像处理。设计的Canny算法硬件加速电路可用于设计专门IP核,还可推广应用于ASIC芯片设计,对于Canny算法芯片化设计具有一定的现实意义。 展开更多
关键词 CANNY 边缘检测 FPGA 时序分析 硬件加速 实时处理
下载PDF
基于GPU的并行相位解卷绕算法
11
作者 毛飞龙 焦义文 +3 位作者 马宏 张宇翔 聂欣林 高泽夫 《中国空间科学技术》 CSCD 北大核心 2023年第5期119-131,共13页
针对大量数据串行相位解卷绕实时性较差的问题,设计了基于GPU的并行相位解卷绕算法。首先分析了典型的串行解卷绕算法在GPU平台实现的可行性,之后设计了适合于GPU加速的并行解卷绕算法。最后对基于GPU的并行相位解卷绕算法进行了仿真验... 针对大量数据串行相位解卷绕实时性较差的问题,设计了基于GPU的并行相位解卷绕算法。首先分析了典型的串行解卷绕算法在GPU平台实现的可行性,之后设计了适合于GPU加速的并行解卷绕算法。最后对基于GPU的并行相位解卷绕算法进行了仿真验证,多次测试结果表明:在保证解卷绕正确性的基础上,基于GPU的并行相位解卷绕算法相比传统CPU串行解卷绕算法约有3.5倍的加速比,基于GPU的并行相位解卷绕算法相比GPU串行解卷绕算法有63倍的加速比。 展开更多
关键词 相位解卷绕 GPU 并行算法 实时处理 加速比
下载PDF
面向新型电力系统的数字实时硬件在环仿真综述
12
作者 杜善周 黄涌波 +4 位作者 卢国平 高进 覃宇翔 刘永露 袁亮 《湖南电力》 2023年第5期3-10,共8页
随着新能源的接入比例不断升高与电力电子设备的广泛应用,数字实时硬件在环仿真已经成为新型电力系统仿真分析的重要手段。在此背景下,综述数字实时硬件在环仿真的国内外研究现状,讨论提高仿真效率与精确度的关键技术,以及该过程中存在... 随着新能源的接入比例不断升高与电力电子设备的广泛应用,数字实时硬件在环仿真已经成为新型电力系统仿真分析的重要手段。在此背景下,综述数字实时硬件在环仿真的国内外研究现状,讨论提高仿真效率与精确度的关键技术,以及该过程中存在的疑难点。从数字实时硬件在环仿真的发展历史出发,首先讨论数字实时仿真的元件建模,包括Ron/Roff与L/C两类器件建模方法;随后归纳戴维南等效、诺顿等效与频率相关网络等值三类接口电路等效方法;接着讨论高速率并行算法、基于不同计算单元的仿真平台架构与硬件在环仿真的类型;然后总结典型数字实时硬件在环仿真的基本流程及其在新型电力系统中的应用实例,最后总结各类架构与算法的优缺点、适用场景。 展开更多
关键词 数字实时硬件在环仿真 开关器件建模 接口等效电路 高速率并行算法 仿真平台架构
下载PDF
基于超高速线程并行处理技术的民机试飞数据预处理系统设计
13
作者 王加熙 刘涛 +1 位作者 冯灿 高祥 《计算机测量与控制》 2023年第7期234-244,共11页
试飞数据作为民机试飞过程中最重要的产物,是表明符合性、验证设计合理性的依据;传统模式下,需要在航后卸载机载记录器中的原始数据,通过4~5小时的预处理时间才能完成试飞数据的工程量转换,耗时耗力,严重影响试飞效率;立足于实际试飞场... 试飞数据作为民机试飞过程中最重要的产物,是表明符合性、验证设计合理性的依据;传统模式下,需要在航后卸载机载记录器中的原始数据,通过4~5小时的预处理时间才能完成试飞数据的工程量转换,耗时耗力,严重影响试飞效率;立足于实际试飞场景,提出了在机载环境下实时进行试飞数据预处理的理念,采用超高速线程并行处理技术,集成了IoTDB时序数据库,设计研制了机载数据在线完全预处理系统;经实验测试,系统实现了国产某大型客机200 Mbps带宽下近80000个试飞数据的实时接收、预处理和数据库存储,将以往的预处理周期压缩至20分钟,支持了高强度、大密度试飞要求。 展开更多
关键词 试飞数据 预处理 实时 超高速线程 并行处理 IoTDB
下载PDF
多总线多DSP实时图像处理操作系统的设计与实现 被引量:17
14
作者 曹治国 王岳环 +3 位作者 左峥嵘 桑农 汪国有 张天序 《计算机学报》 EI CSCD 北大核心 2002年第7期708-715,共8页
该文针对多总线多 DSP实时图像识别系统 ,设计并实现了一个并行操作系统 .它包括嵌入到 DSP芯片上的操作系统和运行在 PC机上的协议软件两部分 .协议软件提供一个人机界面 ,接收算法的分解信息 ,并将其按一定的数据结构组织 ,再将所有... 该文针对多总线多 DSP实时图像识别系统 ,设计并实现了一个并行操作系统 .它包括嵌入到 DSP芯片上的操作系统和运行在 PC机上的协议软件两部分 .协议软件提供一个人机界面 ,接收算法的分解信息 ,并将其按一定的数据结构组织 ,再将所有的子任务及其分解信息连接成一个作业 .DSP上的操作系统支持作业从上位机上加载 ,或通过 EPROM加载 .操作系统支持 VXI总线标准 ,并提供了数据通信、任务分配和并发进程管理等功能 .它根据任务分解信息 ,分配硬件资源 ,构造数据流向 ,建立子任务相互间的同步关系 ,完成与上位机的联络并输出结果 .实验结果表明 ,该文设计的硬件及其操作系统能够适应不同并行结构的需要 ,并得到满意的图像并行处理效果 . 展开更多
关键词 操作系统 实时图像处理 并行系统 DSP VXI总线 图像识别 计算机
下载PDF
基于FPGA/Nios-Ⅱ的矩阵运算硬件加速器设计 被引量:32
15
作者 许芳 席毅 +1 位作者 陈虹 靳伟伟 《电子测量与仪器学报》 CSCD 2011年第4期377-383,共7页
针对复杂算法中矩阵运算量大,计算复杂,耗时多,制约算法在线计算性能的问题,从硬件实现角度,研究基于FPGA/Nios-Ⅱ的矩阵运算硬件加速器设计,实现矩阵并行计算。首先根据矩阵运算的算法分析,设计了矩阵并行计算的硬件实现结构,并在Model... 针对复杂算法中矩阵运算量大,计算复杂,耗时多,制约算法在线计算性能的问题,从硬件实现角度,研究基于FPGA/Nios-Ⅱ的矩阵运算硬件加速器设计,实现矩阵并行计算。首先根据矩阵运算的算法分析,设计了矩阵并行计算的硬件实现结构,并在Modelsim中进行功能模块的仿真,然后将功能模块集成一个自定制组件,并通过Avalon总线与NiosⅡ主处理器通信,作为硬件加速器。最后在FPGA芯片中构建SoPC系统,并在Altera DE3开发板中进行矩阵实时计算测试。测试结果验证了基于FPGA/Nios-Ⅱ矩阵运算硬件加速器的正确性、可行性以及较高的计算性能。 展开更多
关键词 FPGA/Nios-Ⅱ 矩阵运算 硬件加速器 并行计算 实时测试验
下载PDF
基于图形处理器(GPU)的通用计算 被引量:226
16
作者 吴恩华 柳有权 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2004年第5期601-612,共12页
伴随着PC级微机的崛起和普及 ,多年来计算机图形的大部分应用发生了从工作站向微机的大转移 ,这种转移甚至发生在像虚拟现实、计算机仿真这样的实时 (中、小规模 )应用中 这一切的发生从很大程度上源自于图形处理硬件的发展和革新 近年... 伴随着PC级微机的崛起和普及 ,多年来计算机图形的大部分应用发生了从工作站向微机的大转移 ,这种转移甚至发生在像虚拟现实、计算机仿真这样的实时 (中、小规模 )应用中 这一切的发生从很大程度上源自于图形处理硬件的发展和革新 近年来 ,随着图形处理器 (GPU)性能的大幅度提高以及可编程特性的发展 ,人们首先开始将图形流水线的某些处理阶段以及某些图形算法从CPU向GPU转移 除了计算机图形学本身的应用 ,涉及到其他领域的计算 ,以至于通用计算近 2~ 3年来成为GPU的应用之一 ,并成为研究热点 文中从若干图形硬件发展的历史开始 ,介绍和分析最新GPU在通用计算方面的应用及其技术原理和发展状况 。 展开更多
关键词 图形处理器 通用计算 GPU 图形硬件 可编程性 代数运算 性能分析
下载PDF
星载SAR实时成像处理器的FPGA实现 被引量:18
17
作者 熊君君 王贞松 +1 位作者 姚建平 石长振 《电子学报》 EI CAS CSCD 北大核心 2005年第6期1070-1072,共3页
本文提出了一种用FPGA实现星载合成孔径雷达实时成像处理器的方法,用来实现星载SAR的CS算法(或RMA算法).该实时成像处理器由7片Xilinx公司的商业FPGA实现,其中4片作为并行的处理单元;一片为CS因子的生成单元;一片为SDRAM控制单元;一片... 本文提出了一种用FPGA实现星载合成孔径雷达实时成像处理器的方法,用来实现星载SAR的CS算法(或RMA算法).该实时成像处理器由7片Xilinx公司的商业FPGA实现,其中4片作为并行的处理单元;一片为CS因子的生成单元;一片为SDRAM控制单元;一片为系统的控制单元.该系统将流水处理和并行处理相结合,从而极大的减少了处理时间.同时根据算法各运算对数据的精度要求不同,将浮点运算和定点运算结合在一块,减少了硬件开销.该系统工作在100MHz时,33秒左右能完成16k16k星载样本点的成像,并对加拿大Radarsat的雷达原始信号进行成像处理,成像质量能达到要求. 展开更多
关键词 CS算法 实时成像处理器 FPGA 流水处理 并行处理
下载PDF
基于硬件加速的实时二值图像连通域标记算法 被引量:17
18
作者 赵菲 张路 +1 位作者 张志勇 卢焕章 《电子与信息学报》 EI CSCD 北大核心 2011年第5期1069-1075,共7页
针对光学成像制导武器系统对图像处理的实时性要求,该文提出了一种基于硬件加速的2次扫描连通域标记算法。算法结合基于像素和基于游程扫描算法的优点,以像素为基本的扫描单元,以线段为基本的标号单元,在第1次扫描过程中建立临时标号的... 针对光学成像制导武器系统对图像处理的实时性要求,该文提出了一种基于硬件加速的2次扫描连通域标记算法。算法结合基于像素和基于游程扫描算法的优点,以像素为基本的扫描单元,以线段为基本的标号单元,在第1次扫描过程中建立临时标号的树形拓扑结构,并输出线段作为结果。第2次扫描对线段进行标号替换完成连通域标记。通过在FPGA+DSP平台中进行实验证明,该文算法的硬件加速实现占用资源少,能够达到较高的性能和执行效率,保证了系统的实时性,具有较高的实用价值。 展开更多
关键词 图像处理 连通域 实时性 三层树 硬件加速
下载PDF
JPEG2000二维离散小波变换高效并行VLSI结构设计 被引量:18
19
作者 兰旭光 郑南宁 +3 位作者 吴勇 刘跃虎 刘在德 梅魁志 《西安交通大学学报》 EI CAS CSCD 北大核心 2004年第2期149-153,共5页
提出一种基于提升算法,实现JPEG2000编码系统中二维离散小波变换(DWT)的高效实时并行VL SI结构设计方法.利用该方法所得结构使行和列滤波器同时进行滤波,用少量行缓存代替大量中间存储空间,用优化的移位加操作替代乘法操作.整个结构采... 提出一种基于提升算法,实现JPEG2000编码系统中二维离散小波变换(DWT)的高效实时并行VL SI结构设计方法.利用该方法所得结构使行和列滤波器同时进行滤波,用少量行缓存代替大量中间存储空间,用优化的移位加操作替代乘法操作.整个结构采用流水线设计方法处理,在保证同样的精度下,大大减少了运算量,增加了硬件资源利用率,加快了变换速度,减小了电路的规模.二维离散小波滤波器结构已经过VerilogHDL行为级仿真验证,并可作为单独的IP核应用于正在开发的JPEG2000图像编、解码芯片中. 展开更多
关键词 二维离散小波变换 VLSI 并行结构 提升方法
下载PDF
烟草在线检测与异物剔除系统 被引量:13
20
作者 陈杰 李志敏 +2 位作者 钟先信 陈文涛 刘军 《光电工程》 CAS CSCD 北大核心 2003年第5期51-54,72,共5页
以无屏闪光照系统作为光源,物料通过Y-Roller均散装置摊开后高速抛出时,CCD摄像机 采集到物料图像并送入PC机;在光学滤色镜组的作用下,烟草与异物的色度值拉开,以便后续的识别与剔除处理;建立中心阈值库以加快判别阈值的确定,用浮动阈... 以无屏闪光照系统作为光源,物料通过Y-Roller均散装置摊开后高速抛出时,CCD摄像机 采集到物料图像并送入PC机;在光学滤色镜组的作用下,烟草与异物的色度值拉开,以便后续的识别与剔除处理;建立中心阈值库以加快判别阈值的确定,用浮动阈值提高判别阈值的机敏度,提高系统的识别率。系统原理样机对白纸、鸡毛等典型异物的识别率可达到60%以上。 展开更多
关键词 实时测量 图像处理 CCD摄像机 浮动阈值 烟草 异物
下载PDF
上一页 1 2 13 下一页 到第
使用帮助 返回顶部