考虑设计规则的引脚分配算法

详细布线是集成电路物理设计的关键步骤之一,引脚分配是影响详细布线质量和减少设计规则违反的关键因素,为此提出一种基于最小费用最大流的考虑设计规则的引脚分配算法.首先构建详细布线图和相应的网格图;然后在网格图上搜索布线区域内总费用最小的最大流,为所有线网的引脚同时分配pin点;在引脚分配的基础上提出一种拆线重布算法,针对引脚分配中不合理的pin点位置进行拆线重布,为其分配新的pin点,同时对设计规则违反从代价函数定义、拆线重布顺序、布线方式3个方面进行优化.实验结果表明,应用文中的引脚分配算法后,详细布线结果中的设计规则违反数平均减少了24%.

基于先进工艺节点下标准单元引脚可达性的优化研究

传统的平面型金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)由于短沟道效应已经无法满足集成电路技术的飞速发展,而鳍式场效应晶体管(Fin Field-Effect Transistor,FinFET)的沟道具有三维立体结构,在先进工艺下展现出了良好的性能。然而,复杂的工艺规则和庞大的引脚数量使得标准单元的引脚可达性成为先进工艺节点中后端物理设计的难题之一。本文提出了一种高效的定制化方案,通过合理地推移来自动修正设计规则违规的标准单元,从而实现了整体的引脚可达性。实验结果表明,经过两轮迭代,第二层金属(Metal2)的违规数量大幅度下降,减少了约98.0%,且在相同的物理环境下,运行时间并无增长。也就是说,该方法可以大幅度提高后端物理设计的效率。

AN EFFECTIVE DETAILED ROUTING ALGORITHM CONSIDERING ADVANCED TECHNOLOGY NODES

Detailed routing has become much challenging in modern circuit designs due to the extreme scaling of chip size and the complicated design rules.In this paper,we give an effective algorithm for detailed routing considering advanced technology nodes.First,we present a valid pin-access candidates generation technology for handling complex pin shapes.Then,we propose a tree-based nets components selection algorithm to decide connecting order for multiple nets components.Finally,combined with global routing results and advanced technology nodes,an initial routing results optimization algorithm is presented to achieve the final detailed routing results.Experimental results on industry benchmarks show that,our proposed algorithm not only achieves 100%routability on real industrial cases in a reasonable runtime,but also optimizes total wirelength,total vias and other advanced technology nodes simultaneously.

针对程序代码语句级能耗优化方法

本文主要通过插桩技术对程序的指令进行分析,寻找到程序代码中低效冗余的数据存取语句,对这些语句进行改进,在运行结果不变的前提下,使得在运行程序过程中对于计算机相关部件的使用更加合理和高效,降低机器运行该程序的能耗,起到对程序代码能耗优化的作用。本研究通过Intel Pin^([1])工具对于程序代码指令的分析发现,常见程序中存在一种低效冗余的数据存取代码,该代码对于数据多次写入后才读。对这种代码改进前后使用根据计算机部件级硬件性能计数器相关读数建立的模型^([2])对于程序能耗进行测量,结果显示对程序能耗降低起到了明显作用,可以作为程序代码能耗优化的一种有效方法,特别是对于运行时间长能耗高的科学计算程序。