国产FPGA在智能变电站二次设备测试系统中的应用

分析智能变电站二次系统通用测试方案,提取测试方案中涉及的功能性能参数,研究测试方案中大规模逻辑器件(FPGA)的关键性能指标,提出了国产FPGA在智能变电站二次设备测试系统中应用的可行性方案。结合国内厂商的主流FPGA,在其可编程逻辑资源、IP资源、查找表资源、高速收发器、EDA软件等方面展开研究。研究结果表明国产FPGA在接口兼容性、大数据处理能力、高速接口支持、实时性等方面均表现优秀,能够支撑智能变电站二次系统测试需求,同时研究成果也为智能变电站二次系统测试实现完全自主可控提供了技术支持。

Adsp-21060的主机接口在实时图像处理中的应用

简要介绍了数字信号处理器Adsp 2 10 6 0和大规模可编程逻辑器件EP1K5 0。详细讨论了Adsp 2 10 6 0的主机接口工作模式以及一个实时图像跟踪处理器的硬件组成原理 ,在这个系统中EP1K5 0充当了主机。调试结果表明 ,所提出的硬件结构设计思想工作效率高 ,完全能够胜任实时图像处理的实际需要。

可编程逻辑器件间的大数据自适应跟踪系统设计

用户访问可编程逻辑器件时,由于无法直接访问系统数据,导致器件数据与用户数据之间出现冲突,为此设计了可编程逻辑器件间的大数据自适应跟踪系统。构建自适应跟踪总体结构,同步本地参考信号和外部输入信号。配置时钟电路,计算时钟上升和下降过渡时间,避免电路供电杂波干扰。系统采用非侵入式设计自适应跟踪机制,结合Mean Shift跟踪算法计算跟踪矢量,确定可编程逻辑器件间数据的匹配位置。利用Kalman滤波器对数据进行滤波处理,获取大数据自适应跟踪结果。由实验结果可知,该系统噪声信号变化范围是40~100 dB,与实际变化范围一致。同步信号变化范围是35~100 dB,其中,在5~8 s时同步信号变化范围与实际变化范围不一致,其余均一致,具有精准跟踪效果。

多通道PCI总线DMA控制器的软硬件联合设计

对一种支持128个用户的PCI(Peripheral Component Interconnect)总线直接存储器访问控制器(DMAC:Direct Memory Access Controller)电路所采用的电路结构进行了分析,在任务级上对电路的功能进行了划分,并通过仿真得到了不同任务分别在采用嵌入式软件和硬件逻辑电路实现时的时间开销和硬件资源开销。在此基础上,采用面向软件的软硬件联合设计方法,以13.5万等效门实现了整个设计,并通过现场可编程门阵列(FPGA)在实际应用系统中进行了功能验证。

利用EDA技术设计数字电路

大规模可编程逻辑器件和EDA技术已经代替传统的设计方法,逐渐成为电子系统设计者的主要设计手段.本文介绍使用MAX+PlusⅡ开发软件和CPLD器件,通过软件的方式设计硬件,实现一个具体的数字电路功能,设计方法更加灵活、高效,并且可在线修改.

基于AVR单片机的大容量存储测试系统

介绍了一种基于AVR单片机的大容量采集存储测试系统。详细介绍了测试系统的工作流程、器件的选择、测试系统的软硬件电路设计等。测试系统使用AVR单片机和复杂可编程逻辑器件(CPLD)对大容量闪存进行控制,充分利用了CPLD的高速和微控单元(MCU)控制灵活的特点,实现了对闪存的读、写、擦操作以及与上位机通信的控制。采用大容量的闪存芯片存储数据,使得测试系统在突然失去电源的情况下依然能够保持测试所得的数据,以便于回收后准确的显示所记录的数据以供分析,实现了代码和数据的固态存储。

基于FPGA的CCD光积分时间大范围实时自调节系统

为了提高系统的自适应性、探测能力及测量精度,常常需要系统能根据待测光照强度自动实时大范围地调节电荷耦合器件(CCD)光积分时间。在分析了TCD1304AP型线阵CCD的特性、工作过程与驱动时序的基础上,设计了基于现场可编程逻辑门阵列(FPGA)控制的CCD光积分时间大范围实时自适应调节系统。研究分析了光积分时间计算算法,选用EP1C20F400C8作为硬件载体,使用Verilog语言对算法及CCD驱动时序进行了硬件描述;采用QuartusⅡ软件对设计进行编译、综合,并用Modelsim进行了前后仿真;用自然光与LED光源对整个设计进行了实际测试。测试结果表明系统光积分时间调节范围在10μs～10 s以上,最小调节时间精度为0.25μs,完全可以满足光积分时间的大范围实时自动无极调节。

基于FPGA的MMU IP软核设计及实现

基于Xilinx公司Ultrascale+系列的ZCU102开发板,设计了一个大规模可编程逻辑器件,从armv8处理器外挂的内存颗粒读取大量数据过程时使用的内存管理单元(MemoryManagementUint,MMU)IP软核,并通过ILA调试工具对该IP软核进行了大量数据的读取验证。该MMU实现了将armv8处理器中运行的Linux操作系统产生数据的虚拟地址发送到MMU,在大规模可编程逻辑器件中完成虚拟地址到物理地址的转换,并通过并行AXI总线读取处理器端产生的数据。

基于MXT2002和FPGA的高速数据采集系统设计与应用

从整体方案设计和采集端、控制端、传输端、显示端的软硬件设计阐述了基于MXT2002和FPGA的高速数据采集系统的设计方法。采用高速AD芯片MXT2002作为模数转换器,通过FPGA的控制,在CY7C68013的高速USB2.0控制器下,实现480 Mbit/s的高速数据传输,最终在上位机端实现数据的实时显示。通过实验与测试表明:该系统的设计能完成高速数据的采集与处理,通用性较强且能满足一般工业生产中的数据采集需求。

新型数字逻辑器件—GAL

本文主要介绍新型可编程通用阵列逻辑ＧＬＡ（ＧｅｎｅｒｉｃＡｒｒａｇＬｏｇｉｃ）器件的主要设计特点，并通过实例介绍ＧＡＬ器件的开发与应用。

计算机硬件实验统一平台设计

针对目前计算机硬件系列实验课程，我们采用大规模和超大规模集成电路和可编程器件，研究设计了统一硬件实验平台。本文介绍了为配套设计而开发的用以辅助实验的软件系统，并描述了平台的功能和代表性实验过程。

数字化超声探伤仪数据压缩器设计

在数字化超声波探伤中,回波信号经高速A/D采样变换后,会得到大量的采集数据.但在探伤曲线的描绘中并不是用到所有数据,因此要对这些数据进行压缩处理,这就需要用到数据压缩器.论述了数据压缩器的原理,并设计了一种新型的专用ISP数据压缩器,该压缩器具有压缩点数可调,可自动提供1024个连续的外部数据存储单元的地址等特点.也给出了该专用ISP数据压缩器的VHDL编程实现.该仪器现只进行了初步设计,还有待继续完善.

实时数字图像融合系统的研究

在像素级图像融合的研究基础上,对实时或者准实时图像融合系统进行技术探讨,设计了一套简单的实时或者准实时工作的图像融合装置,可实现可见光-热红外双通道实时图像融合,整个融合处理系统采用背板结构,由视频采集及显示输出板和融合处理板组成。其突出特点是使用大规模可编程逻辑器件完成了系统的复杂逻辑与时序控制,在视频采集及显示输出板又留有接口,方便板级调试与升级。

新型大面积汉字定时显示系统的设计

介绍了一种带定时的新型大面积汉字显示系统 ,并着重介绍了运用新型系统可编程逻辑器件 ( ISP芯片 )和

S波段捷变频频率源研究

快捷变频率源在军事上用途广泛,其指标变频时间在瞬息万变的战场上起着关键作用。该文提出一种较新的捷变频方案,并设计出了S波段捷变频频率源,其输出信号范围为2.349～2.954GHz。该频率源将直接数字式频率合成器(DDS)产生的信号直接上变频,利用选频组件抑制杂散并选择输出信号。该方案中的DDS采用Analog Device公司高端的AD9912,其具有频率分辨率高,输出信号杂散低,控制接口简单的特点。控制部分采用FPGA芯片EP2C5Q208C8。测试结果表明,系统变频时间小于1.5μs,输出信号杂散抑制最好为69.8dBc,最差为40dBc左右。

EPLD可编程器件设计实验开发

应用 VLSI技术和 CAD技术 ,根据 EPLD可编程技术具有功能集成度高 ,系统设计加快 ,设计灵活 ,可靠性高 ,费用低的特点 ,利用美国 Altera公司开发的 MAX+PLUS软件 ,研究开发EPLD可编程器件设计专业实验 。

微机多并行接口专用芯片的设计与仿真

为满足智能仪器仪表中微处理器对并行接口芯片的特殊需要 ,采用大规模可编程逻辑器件和硬件描述语言设计了微机多并行接口专用芯片。

基于PROFINET的网络通信系统

某大型装置中,能源模块为高能量设备,数量众多(近百台),需分组协调控制,对控制单元及通信网络的可靠性和实时性要求较高。基于实验平台进行了PROFINET CBA技术、OPC集成技术的应用研究,并以装置能源控制系统为例,设计了一套基于PROFINET的集群PLC网络通信工程方案,128KB数据包的响应时间小于1s,满足集群PLC实时控制需求。

基于大规模PLD器件的接口电路设计

为了提高微机系统的集成度并实现微机系统的功能重构 ,利用大规模可编程逻辑器件集成度高及用户可编程等特点 ,借助EDA工具 ,设计了基于大规模可编程逻辑器件的微机系统接口电路。设计实例表明 ,不仅可将多个接口电路的功能集成在同一块芯片上 ,而且可重构接口电路的功能。