基于Nios Ⅱ的伪随机序列信号发生器IP核设计

根据Nios Ⅱ嵌入式系统的Avalon总线规范,提出了一种伪随机序列信号发生器IP核的设计方法,详细介绍了IP核的硬件和软件设计。该方法采用自定制组件的软硬件协同设计,实现了阶次与码字时长可调的伪随机序列信号发生器IP核设计。在可控震源信号发生器设计中对IP核进行验证,证明了其可行性和正确性。

基于卡诺图的QCA电路结构优化方法

量子元胞自动机(quantum-dot cellular automata,QCA)由于其特殊的工作方式以及行为特点被视为潜在代替CMOS的新型技术之一。文章基于QCA提出一种简化现有电路结构并指导电路优化设计的方法,通过对比QCA元胞间响应器件提出QCA类IP核概念,并基于类IP核提出卡诺图优化电路结构的方法;在应用方面,选取了QCA类IP核中较为经典的异或类IP核对2项最小项和电路中最为复杂的电路进行优化,电路规模从三输入扩展至n输入;用工具QCADesigner验证优化电路的正确性,同时比较分析了优化电路与原电路各方面的性能参数。实验结果表明,基于类IP核卡诺图方法设计的电路各个性能指标均有提升,且输入位数越多越明显。