应用于TDC电路的低相噪电荷泵锁相环

基于SMIC 0.18μm CMOS工艺实现了一种低相位噪声的四级差分延迟振荡器结构锁相环。通过增加额外的充、放电支路和单位增益放大器优化电荷泵结构,有效减少锁相环电路中的时钟馈通、电荷共享等非理想因素,同时采用重定时结构的反馈回路消除了电路中噪声的积累。测试结果表明,当输入参考频率为40 MHz时,锁相环的输出中心频率在5μs内稳定到960 MHz,相位噪声为-125 dBc/Hz@1 MHz,较好解决了传统锁相环结构由于噪声抑制性能差而无法满足高精度时间-数字转换(Time-to-digital conversion,TDC)电路要求的问题。

基于电荷泵和电场增强层的滑动式直流摩擦纳米发电机的性能提升

针对直流摩擦纳米发电机(DC-TENG)自身性能的局限性以及静电击穿的优化,提出了一种简便、通用的将电荷泵和电场增强层与DC-TENG耦合的策略(CE-DC-TENG),以提高DC-TENG的输出性能。交流摩擦纳米发电机(AC-TENG)被用作电荷泵,在DC-TENG中引入一层增强电场的导电层并与电荷泵连接,以积累电荷和增强静电击穿的电场。在研究过程中,设置了运动频率与竖直压力这两个参数,并通过改变参数的大小测试了对应的输出性能。结果表明在1.0 Hz的运动频率和25 N竖直压力下,CE-DC-TENG输出电流约为0.67μA,七个周期的转移电荷量约为0.95μC。这个结果分别约为基于静电击穿DC-TENG的5倍和2倍。并且,该器件的输出功率在负载电阻600 MΩ左右获得最大值,达到54μW。CE-DC-TENG的峰值输出功率约是DC-TENG的18倍。通过线性滑动模式CE-DC-TENG验证了该方法的有效性。

一种用于微能量收集的升压电荷泵设计

开关电容直流-直流(Direct Current-Direct Current,DC-DC)变换器是电源管理系统中极其重要的一部分,升压电荷泵是其中的一个分支。在微能量收集的应用场景中,升压电荷泵的研究热点是实现低的泄漏电流和低的阈值电压损耗。多数升压电荷泵设计为了减少阈值电压损耗和电荷共享等非理想效应,使泄漏电流增大,或结构变得复杂,导致面积增大,不适用于微能量收集场景。Dickson电荷泵是早期的电荷泵结构,其结构简单实用,但较大的阈值电压损耗是其最大的缺点。为此,本文基于Dickson电荷泵进行分析,采用TSMC 250 nm工艺,使用中等阈值电压(Medium Threshold Voltage,MVT)型金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOS)代替二极管,降低阈值电压损耗,再利用体源二极管偏置技术,进一步降低阈值电压损耗。本文利用Positive MOS(PMOS)管与Negative MOS(NMOS)管级联的形式,减少泄漏电流,且NMOS管采用深N阱工艺,避免加入辅助电路。仿真结果表明,本文的升压电荷泵结构设计具有较好的性能表现,达到了设计要求。

低抖动电荷泵锁相环设计及其Simulink建模仿真

随着集成电路工艺技术的进步,电路工作频率越来越高,对时钟信号的抖动和相噪也提出了更高的要求。针对锁相环电路参数多、结构复杂、瞬态仿真耗时长等问题,通过建立电荷泵锁相环系统环路数学模型,并运用MATLAB/Simulink对其进行负反馈系统建模,实现对电荷泵锁相环的快速动态仿真。在TSMC 65 nm CMOS工艺节点下,完成了锁相环的电路设计、版图绘制、物理验证并提取寄生参数及后仿真,得到一款典型值:输入频率为30 MHz,锁定频率1.5 GHz的低抖动电荷泵锁相环。后仿真结果表明该PLL电路性能指标良好,在典型值条件下,PLL的锁定时间为10μs,锁定时峰峰值抖动为2.68 ps,时钟信号占空比为45%。

适用于宽带宽的快速锁定电荷泵锁相环设计

文章基于TSMC 0.18μm CMOS工艺,设计一种适用于宽带宽下可快速锁定的电荷泵锁相环(charge pump phase-locked loop,CPPLL)。采用一种自适应快速锁定结构,比较参考信号与反馈信号的频率、相位,通过开启大电流与小电流快速锁定通路,对环路滤波器中的电容进行放电使得压控振荡器的控制电压降至锁定电平附近的方法,最大限度地减小锁定时间。通过SPECTRE仿真验证表明,在1.8 V供电电压下,输出频率为768 MHz时,锁定时间仅需1.5μs,缩短了78%,功耗为3.6 mW。

基于电荷泵的倍增/反向双输出电压转换设计与实现

为了解决目前基于电荷泵的开关电容电压转换芯片功能较为单一的问题,基于Dickson经典电荷泵结构,匹配四路双极型晶体管开关同时实现对输入电压的倍增输出以及倍增后的电压反向。四路二极管充作开关来使用,在降低开关器件导通电压的同时简化了开关电路,缩小了电路的尺寸,并降低了电路的功耗。基于国内某工艺线的40 V互补双极型工艺,设计并制作了带正/负两路输出的开关电容电荷泵电压转换器芯片电路。流片测试结果表明:当电源电压为4 V(负载电流为0 mA、+10 mA)、5 V(负载电流为±10 mA)、9 V(负载电流为+10 mA)、10 V(负载电流为-10 mA)以及11 V(空载)时,输出电压均满足设计指标。

低抖动快锁定10.9~12.0 GHz电荷泵锁相环

基于65 nm CMOS工艺,设计适用于高速SerDes串行链路的低抖动高速电荷泵锁相环(CPPLL)电路.通过优化环路带宽以及压控振荡器(VCO)、电荷泵和鉴频鉴相器的电路结构,抑制电压纹波和内部噪声引起的抖动,以在满足SerDes链路需要的宽频范围和高速要求的同时,电荷泵锁相环能够获得较小的抖动偏差和稳定的时钟信号.包括整个焊盘在内的芯片面积为0.309 mm2.测试结果表明,电荷泵锁相环能够实现10.9~12 GHz的输出时钟信号,其在10 MHz频偏处的相位噪声、参考杂散和品质因数(FoM)分别为-111.47 dBc/Hz、-25.14 dBc和-223.5 dB.当输入参考频率为706.25 MHz时, CPPLL能够在600μs后输出稳定的11.3 GHz时钟信号,且RMS抖动为973.9 fs,约为0.065 UI.在电源电压为1.2 V下,电路的功耗为47.3 mW.所设计的锁相环(PLL)电路能够适用于20 Gb/s及以上的高速通信链路系统.

应用于轨到轨运放的一种低纹波电荷泵

运放电路通常采用互补差分输入对的方式实现轨到轨输入,但输入级跨导的波动增大了运放设计难度。针对轨到轨运放输入级跨导恒定的问题,设计了一种宽输入范围低纹波电荷泵。利用振荡器产生时钟信号,控制数字逻辑电路,生成五对时钟不交叠的开关控制信号,来交替开启和关闭泵电容,在开关交替期间对泵电容进行预充放电,从而规避时钟馈通效应,降低输出纹波。电路使用0.35μmBCD工艺。仿真结果表明,在时钟频率为10MHz、负载500μA时,电荷泵输入电压2~5V,输出均可提升1.5~1.6V,输出纹波低于3mV,提高了电路内部电源的稳定性。

适用于Flash型FPGA的宽范围输出负压电荷泵设计

在Flash型FPGA的编程、擦除和回读检验等操作中,需要对Flash单元提供不同的正负高压偏置。提出一种适用于Flash型FPGA的负压电荷泵,该电荷泵采用三阱Flash工艺,消除了衬偏效应和衬底漏电的影响。电荷泵主体采用双支路并联结构,级数为6级。通过参考电压产生电路提供不同的输入参考电压,并结合电荷泵控制系统,可以实现电荷泵输出电压的自由调节,满足Flash型FPGA编程、擦除的负压要求。基于0.13μm Flash工艺对电荷泵进行设计及流片,在200 pF负载电容下,实测得到-5.5 V输出的建立时间仅为8μs,输出纹波为72 mV,-17.5 V输出的建立时间为30μs,输出纹波仅为56 mV,满足Flash型FPGA操作要求。

一种基于22 nm FDSOI工艺的低噪声快速锁定电荷泵锁相环

基于22 nm全耗尽绝缘体上硅(Fully Depleted Silicon-On-Insulator,FDSOI)工艺设计了一种能够快速锁定的电荷泵锁相环(Charge Pump Phase Locked Loop,CPPLL)电路,该锁相环利用FDSOI器件背栅偏置的特点来提升压控振荡器性能,采用了无死区的鉴频鉴相器(Phase Frequency Detector,PFD)和低失配电流电荷泵(Charge Pump,CP)以及低相位噪声结构的压控振荡器(Voltage Controlled Oscillator,VCO)。研究了相位噪声的理论模型,基于理论参数进行电路设计和电路噪声降低。仿真结果表明,该锁相环锁定时间3μs,CP电流失配小于1%,VCO相噪水平达到-100.4 dBc/Hz@1 MHz,版图面积为0.14 mm^(2)。该锁相环具有锁定速度快,相噪低,频率精准等优点。

基于电荷泵DC-DC转换器的开关电源设计

设计了一种成本较低,效率较高的基于电荷泵与Boost升压电路的开关电源,作用于对正负双电源运放供电。利用Boost模块将3~4.5 V的输入电压升压至稳定的5.5 V电压,并通过电荷泵负压电路、电荷泵倍压电路与TL431串联稳压电路将5.5 V的电压转化为±5 V的输出电压为运放进行供电。通过仿真软件对电路进行仿真搭建,并对重要节点与输出电压电流的仿真波形进行分析,确保在3~4.5 V的DC输入电压范围内,提供较为稳定的、输出电压纹波在2%以内的±5 V输出电压。

一种应用于反熔丝FPGA的快速启动电荷泵设计

针对传统Dickson结构电荷泵升压较慢,在用户模式下降低反熔丝FPGA工作速度,以及造成电路工作时序混乱的问题,在传统结构的基础上设计一种快速启动的电荷泵电路。该电路在常见的振荡器、非交叠时钟产生电路、主体电荷泵电路之外增设时钟信号增强电路以及0V产生电路。以时钟信号增强电路,加快电荷的转移速率,实现电荷泵快速升压;0V产生电路实现高压模块与低压模块的有效隔离,在编程模式下起到电路保护作用。基于CMOS工艺,在全局等效负载条件下进行仿真实验,结果表明改进后的电荷泵输出达到稳定的时间比原电路缩短了57.6%。实际流片后,电路功能测试正常。

基于55 nm CMOS工艺的小数分频电荷泵锁相环设计

为解决无线射频收发机中锁相环存在的功耗高、精度低、不能小数分频等问题,提出了一种基于55 nmCMOS工艺的小数分频电荷泵锁相环,降低噪声对电路性能的影响,为无线收发机提供稳定的震荡信号。采用三阶噪声整形结构的数字Σ-Δ调制器,设计了24位高精度可编程小数分频器。同时设计了一种线性移位寄存器,产生随机数列降低小数杂散。采用单位增益缓冲器有效地降低了电荷泵的电流失配。SPECTRE仿真结果表明,电荷泵的充放电流失配为0.87%,锁相环的输出频率范围为2.1~2.9 GHz,相位噪声为-108 dBc/Hz@1 MHz,分频比为5~128,锁定时间小于3.5μs,功耗为8.56 mW。

一种电荷泵型DC-DC电源管理芯片的设计

提高电源管理芯片的效率和输出电压稳定性,需要降低电压损失、减小负载调整率和线性调整率。基于华润上华2μm-36 V双极工艺设计了一款电荷泵型DC-DC电源管理芯片。采用H桥拓扑结构,调整了功率管的类型和数量以降低电压损失。未采用PFM、PSM、PWM调制方式,不仅降低了电路复杂性,而且避免了以上调制方式的缺点。设计了无运算放大器的带隙基准模块,不仅没有失调电压,而且减小了版图面积,温漂系数是144.4 ppm/℃,是为了抵消误差放大器网络产生的温漂。设计的RC振荡器与传统的RC振荡器不同,其频率更加稳定。设计的误差放大器没有采用传统的两级差分跨导运算放大器结构,电路结构简单,相位裕度是62.81°。优化振荡器模块减小了电压损失,优化带隙基准模块和误差放大器模块降低了负载调整率和线性调整率。仿真结果表明,温度在−55℃~125℃范围,输入电压为3.5~15.0 V,当输出电流是10~100 mA时,电压损失是0.334~1.220 V;输入电压为7~12 V时,线性调整率最大值是0.34%,负载调整率最大值是0.9%。

基于0.18μm工艺的低纹波电荷泵电路设计及仿真分析

针对传统电荷泵较低负载能力和较高纹波的问题,基于SMIC 0.18μm CMOS工艺,设计一款四相非交叠时钟的低纹波电荷泵电路。电荷泵主体电路由2个四相时钟控制的全PMOS电荷泵交叉耦合构成;通过优化时序信号输入,降低传输管的导通电阻,减小传输损耗和尖峰脉冲,提高输出效率,同时压缩输出纹波;采用动态衬底偏置结构以消除体效应影响,提高各级升压电路的稳定性,进一步减小输出纹波。仿真结果表明,在电源电压为1.8 V、负载电流为5 mA时,电荷泵输出电压值约为5 V,上升时间约为3.67μs,电压纹波仅为5.4 mV,表明本设计可以满足高可靠堆叠闪存芯片的电压需求。

面向FLASH存储器应用的电压自举电荷泵电路设计

基于SMIC 0.18μm 1P6M工艺,设计出一款面向FLASH存储器应用需求的开环电荷泵升压电路。该电路主要由振荡电路、分频电路、非交叠时序电路、电荷泵和高压选择电路组成。为实现电荷泵电压的自举,本设计采用高电压选择电路和开环无反馈结构电荷泵,通过调整电容比值,满足不同的输出升压需求。仿真结果表明,在电源电压为1.8 V、内部开关时钟频率为50 kHz、带载为5 mA的条件下,电荷泵的输出电压为3.3 V,纹波仅为10 mV,升压效率高达96%。与其他电荷泵相比,本设计提高了输出效率,可满足不同输出升压的需求。

一种优化MEMS可变电容电荷泵上升时间的方法

近来,一种MEMS可变电容电荷泵被提出,在这种方式下,通过使用MEMS谐振器来改变每一阶的电容容值来产生一个高电压。谐振器的振幅和频率会对可变电容电荷泵的上升时间产生影响,本项研究的目的是最小化可变电容电荷泵的上升时间。

基于电荷泵的压电致动器迟滞非线性改善研究

压电致动器在精密定位、微纳米测量等领域得到了广泛的应用,然而迟滞和非线性现象严重影响了其定位精度和性能。虽然电荷驱动的方法可以降低大部分迟滞,但仍存在较为明显的残余迟滞,尤其是电压工作范围较大时,压电致动器的迟滞呈现增大的趋势。基于残余迟滞的分析和计算,提出了一种用于电荷泵驱动的残余迟滞改进方法,研究了校正参数的推导方法,改善了经典电荷泵驱动的迟滞非线性。通过实验发现,在驱动电压范围为0~100 V、驱动频率为0.1~2 Hz时,相比经典电荷泵驱动的2.79%迟滞,改进后的电荷泵驱动方法可以将迟滞进一步降低至0.47%以下,比经典的电荷泵驱动方法降低了83%左右。所提方法在精密测量等领域具有较好的应用价值。

适用于低压EEPROM编程的双电荷泵电路系统设计

设计了一款应用于低电源电压EEPROM的双电荷泵电路结构,提供存储单元编程所需的高压。基于传统Dickson结构,设计主次两级电荷泵结构:次级电荷泵为两级升压结构,输出电压可增强时钟的驱动能力、抬高其高电平;主级电荷泵采用传输管栅压提升的结构及驱动能力增强的时钟对内部电容进行充放电,提高主级电荷泵每级的传输能力及整体电路的工作效率,最终实现低电源电压下产生高压的目的。同时,通过使能时序控制稳压系统电路,保证了输出电压的稳定性。仿真结果显示,电荷泵升降压速度快、纹波小、效率高。该双电荷泵电路已实际应用于芯片设计中,采用0.18μm EEPROM工艺流片,输出高压稳定,达到设计要求,并且性能良好。

一种应用于雷达跳频低相噪本振的宽范围动态电流补偿电荷泵设计

本论文提出了一种应用于雷达跳频频率综合器中的宽范围动态电流补偿电荷泵,通过实时检测反馈补偿电流的形式,在更宽的输出电压范围内,实现更佳精准的电流匹配。此外,对其中的电荷泵基础电流单元进行了改进设计,省去了抑制电荷共享的运放,节约了芯片面积和功耗。通过0.18um BiCMOS工艺进行含该型电荷泵的频率综合器设计并流片测试,在鉴相频率25.6MHz时,输出1.1GHz频点时,杂散抑制可达72dBc,近端相位噪声小于100dBc/Hz@10KHz。