具有自定义开窗功能的读出电路数字模块研究

自定义开窗通过重构图像分辨率从而提高读出帧频,是大规模红外焦平面应用中实现感兴趣区域观察及特殊区域检测的重要技术。基于半定制设计流程,本文提出了一种具有自定义开窗功能的读出电路数字模块,该模块在五个外部输入信号的控制下,实现积分时间调控、工作模式切换、任意开窗、防溢出的功能,具有易于扩展、控制简单、操作灵活的优点。针对传统译码电路产生的竞争冒险现象,提出行级脉宽可调选通信号设计及列级多端口读出的解决方案,进一步提高了电路的可靠性。仿真结果表明,整个设计能够正常实现自定义开窗功能,适用于大规模红外焦平面阵列。

基于Multisim14的集成加法计数器竞争冒险现象的仿真分析

随着我国计算机技术的发展,高职教学中采用仿真软件的分析方法进行教学实践的研究已经非常普遍,文章通过Multisim14仿真软件对74LS161加法计数器在大规模集成电路中的竞争冒险现象的产生原因及消除方法进行了分析和阐述,旨在解决数字电子技术课程教学中线下实验课时紧张、实验器材种类有限等问题,能更好地促进学生自主学习的积极性。

时钟信号竞争型三值CMOS边沿触发器

本文利用时钟信号的竞争冒险现象 ,提出了CMOS时钟信号竞争型三值D型边沿触发器的逻辑设计 .通过PSPICE程序模拟 ,证实了该设计具有正确的逻辑功能 ,而且与传统的三值D型维持阻塞触发器相比 ,它具有更简单的结构和更低的功耗 .

关于检验与消除竞争冒险的完整代数分析

以往对组合电路中竞争冒险的分析均基于输出函数对某跳变变量的二项分解形式.由于该分解式中忽略了与跳变变量无关的项,这种分析是有局限性的.作者考虑了该第三项的存在并给出了有关竞争冒险的完整代数分析.

消除CPLD/FPGA器件设计中的毛刺

复杂可编程逻辑器件CPLD和现场可编程门列阵FPGA在现代数字系统设计中起着越来越重要的作用 ,但系统设计中出现的毛刺往往成为系统设计成功与否的障碍。本文介绍了CPLD FPGA设计中毛刺产生的原因 ,详细分析了在EDA环境下对毛刺进行判断与定位的原理 ,论述了利用EDA工具消除毛刺的 3种方法与具体实现。通过实例分析表明 ,借助于功能强大的EDA工具 ,不仅可以在设计中十分方便地发现毛刺 ,而且可以精确定位 ,进而寻找消除毛刺的最佳方法和进行结果的验证。

基于实验方法揭示竞争冒险的成因奥秘

在10Hz～1MHzTTL信号下,提出竞争冒险的产生与信号频率无关。时间延迟大则干扰脉冲幅度大,时间延迟与干扰脉冲宽度大致相等,不同期的干扰脉冲幅度不等、状态不同。时间延迟、过渡时间、逻辑关系和延迟信号相位要素,构成竞争冒险的产生条件。竞争冒险的演变过程经历萌生期、发展期和成熟期,成熟期竞争冒险具有极大危害性。建议抑制竞争冒险措施从电路第四级门开始设置。

基于Multisim V7平台的组合逻辑电路中竞争冒险的分析

MultisimV7应用于分析组合逻辑电路中竞争冒险现象的教学,使教学直观、生动、形象,是对传统教学方法的一种改革,使理论教学与实践更好的紧密结合,实际应用证明MultisimV7是实验教学的发展方向.

等精度频率测量的同步门电路改进设计

分析研究了等精度测量频率计的测量精度远低于理论值并且随被测信号频率变化而变化的原因,结果发现目前常见的等精度频率计的同步门电路在实际闸门下降沿和被测信号上升沿存在竞争冒险,产生的干扰脉冲影响了测量精度。针对此问题提出了几种同步门电路的改进设计。测试结果表明,改进后的几种同步门电路,不存在竞争冒险。采用改进后同步门电路的频率计,测量精度接近理论值,实现了等精度测量。

组合逻辑电路竞争冒险Multisim仿真分析

分析了组合逻辑电路中"1"型竞争冒险、"0"型竞争冒险的产生条件,基于探索竞争冒险仿真实验技术的目的,采用Multisim10仿真软件对组合逻辑电路竞争冒险的工作波形进行了仿真实验测试,给出了Multisim仿真实验方案,仿真结果生动地展示了竞争冒险的产生过程.所述方法的创新点是解决了组合逻辑电路竞争冒险的工作波形无法用电子实验仪器进行分析验证的问题.

继电控制线路的功能仿真系统

继电控制线路的故障检测、可靠性设计在机电设备安全、可靠运行中起着重要的作用,如何保证其正确性一直是一个难以解决的问题。从继电线路功能仿真的角度出发,建立了继电元件和线路的仿真模型,设计了功能仿真算法,并提出了一种竞争冒险的检测算法。

三值组合电路的冒险分析

本文首先讨论了基于函数与／或表示形式的三值组合电路中的竞争冒险现象，提出应用代数法与Ｋ图法等二种分析与消除竞争冒险的技术．其次，本文分析了另一类多值电路中所固有的冒险现象─—渡越冒险，指出它们属于一种电路的正常反应，但可采用快变信号与负载电容等方法加以抑制．

时序逻辑电路中的竞争冒险

分析了异步时序逻辑电路和同步时序逻辑电路中的竞争冒险现象,给出了消除竞争冒险的方法和途径。

组合逻辑电路中竞争冒险的虚拟仿真实验设计

竞争冒险现象是组合逻辑电路工作状态转换过程中经常出现的现象,而实验检测法是最为可靠的竞争冒险检测方法,通过以Multisim软件为平台进行虚拟的仿真实验,可以形象生动地展示竞争冒险现象及其消除方法。

组合逻辑电路竞争冒险现象和消除方法仿真研究

用Multisim平台展现组合逻辑电路竞争冒险现象,从理论上分析产生原因,是由于门电路延迟和输入信号经不同级数的门传输而造成的。竞争冒险会使电路产生错误的结果,影响电路的正常工作。判断已设计电路是否存在竞争冒险现象,可以采用理论分析代数法和卡诺图法、计算机软件仿真法、实测法。电路出现竞争冒险可以采取增加冗余项、触发器读取输出信号、输出端并联电路等措施消除。用Multisim仿真软件验证消除竞争冒险,结果与理论分析一致,达到较好的效果。

用PLD器件设计逻辑电路时竞争冒险现象

文中详细地讨论使用可编程逻辑器件进行逻辑电路设计的过程中可能出现的竞争冒险现象,分析产生竞争冒险的原因和防范竞争冒险的一些办法。

竞争冒险现象研究

分析组合电路中的竞争冒险现象的概念、判断方法、克服与仿真;现代电子设计中的毛刺现象及其危害。通过实例指出其消除方法。

译码器竞争冒险及其处理的仿真分析

文献中一般是针对SSI小规模组合电路竞争冒险进行分析,然而,实际上中规模组合电路也常出现竞争冒险现象.以74LS138组成函数发生器为例,利用卡诺图和Multisim仿真软件来进行分析,并且给出消除译码器竞争冒险的方法.

计数器竞争冒险及其处理的仿真分析

采用同步清零或置数方式完成的计数器,一般不会出现竞争冒险现象,而采用异步清零或置数方式完成的计数器往往会出现竞争冒险现象。以74LS160同步计数器(异步复位、同步置数)组成的7进制计数器为例,利用multisim仿真软件来进行分析,并且给出消除异步复位产生的竞争冒险的方法。结果表明采用延时法和异步清零、异步置数变成同步清零、同步置数法,可以有效地消除计数器采取异步清零、异步置数方式所产生的竞争冒险,使得计数器能正常工作。

数字电路中“竞争-冒险”问题的教学设计

"竞争-冒险"是数字电路中一个重要的知识点。由于"竞争-冒险"所引发的干扰信号存在时间极短,如果用传统的"静态"方式进行课堂教学,往往力不从心。为此,设计了一套全新的讲课方案,以一个实例为主线,借助于Multisim仿真软件,通过现场修改、实时仿真,高度逼真地模仿出电路的实际运行情况,把"竞争-冒险"的成因及对策一一清晰地展现给学生。接着,再进一步结合实例,借题发挥,温故知新,把许多重要知识点串通起来学习。学生"身临其境"地参与到整个教学过程,可取得常规的多媒体技术无法比拟的实际效果。

数字逻辑电路的竞争与险象分析

对于数字逻辑电路,由于外界多个输入信号的同时改变,以及自身电路的传输延迟,因而普遍存在竞争现象。本文全面分析组合逻辑电路和时序逻辑电路中竞争出现的条件,对于会导致险象的临界竞争,针对不同的逻辑电路类型分别指出消除险象的具体措施。所得结论对数字逻辑电路分析和设计具有一定指导作用。