基于多核DSP的星载双基FMCW SAR成像算法实现

调频连续波(frequency modulated continuous wave,FMCW)合成孔径雷达(synthetic aperture radar,SAR)降低了传感器的峰值传输功率,使系统的重量和成本最小化,被广泛应用于机载平台。将双基地构型与FMCW技术相结合,应用于星载平台,即构成星载双基地FMCW SAR。本文对距离多普勒(range-Doppler,RD)算法进行改进,建立起一种高性能的适宜星载双基地平台的FMCW SAR成像频域算法,这种算法的处理精度明显提高,成像效果更好。基于多核数字信号处理器(digital signal processor,DSP)构建适用于星载双基SAR成像算法的并行处理架构,完成软硬件设计实现。验证了所提软件架构可以满足实时成像需求,以及算法工程化实现的可行性。

基于DSP模式的计算机图像处理算法研究

基于DSP架构模式,提出了一种CNN卷积神经网络算法,并将其运用到计算机图像处理中。研究过程中,采用DSP技术进行计算机图像获取、算法处理、算例分析和结果优化,大大提高了计算机图像算法处理质量和效率。经过算法测试验证,结果表明,基于DSP数字信号处理器搭建多DSP并行处理架构模式,采用CNN卷积神经网络算法进行计算机图像处理,能够提高图像处理精度。该算法运行时的性能较高,功能低,CPU占用率不高,且DSP计算机处理系统在多DSP并行处理架构模式下进行算法分析,系统的稳健性和可靠性高,能够适应不同规模级别下的计算机图像处理数据集的处理速度、精度、资源消耗和功率要求,可为计算机图像算法处理提供准确、高效、经济的解决方案,对于计算机图像处理算法设计和优化以及应用具有较好的实用参考价值。

基于CPU-GPU的有序统计类恒虚警检测优化

雷达信号处理算法的高性能实现是雷达系统设计中的关键技术。而恒虚警检测技术是雷达信号目标检测系统中控制虚警率的重要手段之一,也是最耗费系统资源的地方。传统的恒虚警检测技术主要采用DSP和FPGA等定制化设备,但存在的问题主要有开发周期长、调试难度大、耗费资源。为了满足脉冲多普勒雷达回波数据的实时处理需求以及国产化GPU的生态扩充,文章针对恒虚警检测技术分析了有序统计类恒虚警检测方法(OSCFAR)的可并行性问题,并基于OpenCL平台提出了对OSCFAR进行GPU加速的方法。该方法中提出了OSCFAR在GPU中避免条件分支的并行化技术,优化了适用于GPU的并行化排序方法,减少了系统访问全局内存所花费的时间。最后从性能测试和误差分析角度评估了OSCFAR的实时性和准确性,实验结果表明,在所使用的硬件平台上相比于传统CPU实现达到了60倍以上的加速比,处理精度可以达到与原有方案相同的水平。

基于国产CPU的雷达信号处理设计和实现

近年来,由于使用进口处理器芯片面临着严重的信息安全隐患以及随时可能被禁用的风险,武器装备的国产化需求日益提高。本文基于国产FT2000+/64 CPU和银河麒麟操作系统实现了并行雷达信号处理,介绍了国产CPU上并行雷达信号处理的设计流程,并给出了MTD和CFAR处理模块的计算精度和使用不同CPU核时的处理时间。结果表明,FT2000+/64 CPU可以满足常规雷达信号处理系统的精度和处理能力要求,对于有国产化需要的雷达系统,可以考虑使用FT2000+/64 CPU完成信号处理功能。

基于通用化商用服务器的雷达信号处理系统设计

本文针对传统雷达信号处理系统设计复杂度高、成本高、开发难度大、维护性差的问题,提出一种基于通用性强的成熟商用服务器的系统设计方法。该系统采用多处理节点和开放式,通过双路冗余硬件设计,充分利用CPU的多核处理机制,实现软件的并行处理,具备设计简单、功能可升级、软件易维护的特点。工程应用实验验证结果表明,该系统与传统系统相比较,其实时性和可靠性得到大幅提升。

一种适用于软件雷达系统的数据流驱动机制

针对雷达信号处理各功能模块之间显著的流水性特征 ,结合一个通用的雷达信号处理系统———由清华大学研制的通用高速实时雷达信号处理系统的实验样机DSM(dataflow ,sharedmemoryandmultiplebusinterconnec tion) ,在研究现有静态、动态数据流驱动机制特点的基础上 ,提出了一种新型的适用于软件雷达系统的进程间准动态数据流驱动机制 ,并针对一个雷达信号处理的范例程序说明了编译器数据流驱动表的生成和系统数据流驱动的过程。

一种新型多DSP并行计算结构及其应用

传统的雷达信号处理系统的设计方法是针对特定应用的 ,因此系统的通用性差 ,而具有超级计算机体系结构的通用高速实时雷达信号处理系统有望解决这一问题。该系统的关键部件为担负具体计算任务的处理结点。首先提出了一种新型的、由 5片ADSP - 2 10 6x构成的多DSP并行计算结构。它具有运算能力强、I/O带宽大、通信手段多样、能灵活地改变拓扑结构、可扩展、通用性强等特点。并且以此并行计算结构为核心设计实现了通用高速实时雷达信号处理系统的处理结点。

软件雷达信号处理的多GPU并行技术

针对中央处理器(CPU)平台难以满足雷达信号处理实时性不足的问题,利用图形处理器(GPU)并行运算能力强的特点,在CPU-GPU异构系统中采用任务级、数据级和线程级并行策略,设计了基于多图形处理器的雷达信号处理并行算法.新算法根据图形处理器的访存机制进行优化设计,充分利用了图形处理器的并行计算资源.实验结果表明:基于4块图形处理器的多任务并行化计算平台与中央处理器平台相比较,加速比最大可达42.78,并且能够满足雷达信号处理的实时性要求.

移动机器人非视觉传感器及其信号处理方法

非视觉传感器是机器人认识和了解外部环境的重要途径 ,移动机器人常用的非视觉传感器包括超声、红外、接近传感器等 .这些传感器大多是以环或阵列的形式出现 ,因此其信号处理往往要占用机器人大量的 CPU时间 .本文提出了一种采用多 DSP控制和处理各类非视觉传感器的方法 ,给出了传感器信号处理的原理和具体实现 .同时我们引入了并行处理的机制 ,各类传感器信号处理可同时进行 ,在很大程度上提高了机器人传感器信号处理的速度 ,有利于机器人在实时动态环境中运行 .并给出了非视觉传感器信号处理的实验结果 ,验证了该方法的有效性 .

基于多核DSP激光成像雷达数据处理系统

采用多核DSP设计了一个用于地面目标检测的激光雷达实时图像处理系统。在详细分析算法各模块资源消耗量的基础上,完成了硬件电路设计,实现了以主辅拓扑结构为框架的软件并行处理系统开发。在系统实现时,先将图像进行分区,并合理地将分区后的图像分配到四个DSP核中进行处理。最后,将并行系统进一步扩展到双核和六核,并与单核系统进行性能比较。对算法运算时间的测试结果表明,系统处理一帧图像仅需50 ms达到了实时性要求。结果表明,对于固定负载的处理系统,单纯地通过增加并行的核数来提高加速比的幅度是有限的。当增加并行的核数已不能明显地提高计算效率时,在系统设计中应着重减少每个核串行运算的负载量。

萤火虫2:一种多态并行机的硬件体系结构

提出了一种新型的多态高效并行阵列机结构——萤火虫2号阵列机。该结构的处理单元可以在SIMD和MIMD两种模式下运行,兼有异步执行机制,还可以实现分布式指令级并行处理。采用了硬件的多线程管理器和高效通信机制,这些机制使得此种阵列机能够实现效率很高的线程级并行运算、数据级并行运算和分布式指令级并行运算。尤其值得指出的是,此种阵列机的流处理性能堪与专用集成电路匹敌。该结构还能有效实现静态与动态数据流计算,可以高效实现图形、图像和数字信号处理任务。

大点数FFT的多DSPs并行处理算法及实现

在FFT变体的基础上 ,提出一种新的并行算法 :先将数据在几片DSPs上并行地进行前几级蝶型运算 ,然后将结果汇总到另一片DSPs进行后几级蝶型运算 ,以实现大点数的FFT。该算法便于流水处理 ,只有一次简单的数据通讯 ,而且旋转因子规律简单易于将大点数FFT拆分成小点数FFT。应用该算法在多DSPs系统上 (5片TI公司的高速DSP芯片 :1片C6 2 0 2和 4片C6 70 1)实现 2 5 6K点复数FFT只需用 4 9ms,说明该算法有并行度高和易于实现的特点。

并行计算机在现代雷达信号处理中的应用

现代各种体制的雷达 ,包括地基雷达、舰载雷达、机载雷达和星载雷达如想提高雷达性能 ,就要大力提高信号处理和数据处理速度 ,目前国内外均采用现成商用大规模并行处理机。这些处理机的型号较多 ,文中着重介绍美国成功研制的MP 2 ,因为MP 2在美国THAAD和NMD地基雷达中得到了成功应用。

并行DSP系统软件调试器设计与实现

针对数字信号处理器(DSP)构成的专用并行处理系统的软件调试存在较多困难这一问题,提出了系统级调试的概念,在层次化总线硬件架构模型的基础上,讨论了系统软件调试的基本方法和任务,并采取层次化数据结构、静态符号表自动生成、可扩展底层接口等关键技术实现了一种专用多DSP系统调试工具.分析表明,此调试工具大大减轻了实时信号处理软件的调试工作量.

基于DSP的雷达信号采集处理系统

基于数字信号处理器 (DSP)能实时完成信号处理的特点 ,提出了采用 AD公司生产的定点 DSP芯片ADSP2 181来设计雷达信号采集处理系统的一种方案 .这种方案比传统意义上应用微处理器 (MPU)实现信号采集处理有更快的处理速度 ,更方便的接口设计和更高的精度 .作为高频地波雷达的一部分 ,该雷达信号采集处理系统能够满足高频地波雷达要求采样速率快、信号实时处理的要求 。

多核DSP上的ISAR实时成像技术研究

为了提高逆合成孔径雷达(ISAR)实时成像的性能,本文首先设计了一种基于TMS320C6678多核信号处理器(DSP)的高速实时信号处理平台,优化了功耗的同时提高了信号处理能力。其次,本文提出了一种利用窄带信息进行成像预处理的成像流程,该方法利用窄带信息进行目标运动特性分析,并用分析结果指导成像条件判断、成像数据选择和高速运动补偿。根据提出的成像流程将该成像任务分割成几个独立的任务,在分析任务的实时性和任务间的通信的基础上,完成了任务在多核DSP上的分配。利用本文平台对实测数据进行处理,并将成像性能和实时性与单核DSP信号处理平台做对比,进一步验证了多核信号处理平台的处理优势和算法设计的合理性。

基于DSP+FPGA的LFMCW雷达测距信号处理系统设计

为解决计算量大的高精度线性调频连续波(LFMCW)雷达测距信号处理算法难以在线验证的问题,提出一种基于数字信号处理器(DSP)和现场可编程门阵列(FPGA)双核架构的雷达测距信号处理系统方案,并完成了软硬件设计和测距算法嵌入。设计方案以DSP为信号处理核心,FPGA为外围设备控制核心。采用C语言实现了基于相位匹配法的LFMCW雷达测距算法在DSP中的嵌入,采用VHDL语言实现FPGA功能模块。在线测距实验结果表明:各功能模块工作正常,基于相位匹配法的测距算法精度高。

星载合成孔径雷达实时快视成像系统

给出了一种基于多数字信号处理(DSP)并行处理技术的星载合成孔径雷达(SAR)快视成像系统设计,比较了多种星载SAR成像算法.针对某星载SAR参数提出了优化的实时算法流程,系统实现了对L波段星载SAR距离向1/4降分辨率和方位向四视实时成像处理.通过仿真和实测数据,分析和验证了系统成像结果.

可扩展机载SAR信号处理机的研究

合成孔径雷达 (SAR)信号处理的数据量和计算量都很大 ,对信号处理机来说是一个巨大的挑战。可扩展的信号处理机可以提供给处理机一种较好的持续性能 ,但处理机的扩展性会因硬件结构和软件规划的不同而呈现出不同的效果 ,必须从硬件和软件多方面作综合考虑。本文从任务规划、数据传输模式和处理单元的拓扑结构等三方面对可扩展实时并行 SAR信号处理机进行了分析研究 ,提出一种可扩展实时并行 SAR信号处理机方案。该方案基于 DSP、通用计算机和实时 Linux操作系统 ,具有通用性、可扩展性、可编程性和可实现性 。

基于双DSP的遥感图像实时并行处理系统

在简要介绍遥感图像实时处理系统发展历程的基础上,详细分析几种基本的并行处理策略、并行处理技术及其相关的并行处理硬件平台,并针对具体应用背景提出了基于双DSP的遥感图像实时并行处理系统方案,同时,给出了利用上述并行处理系统实时处理展宽卫星云图的最终结果。该项并行处理方案的提出为将来星载大数据量实时处理技术的实现做了有益的尝试。