RFID系统数据传输中CRC算法的分析与实现

分析了基于ISO/IEC 18000-6协议的超高频(UHF)RFID系统数据传输中循环冗余校验(CRC)算法的原理和特点,在经典LFSR电路的基础上,采用按字节并行计算CRC校验码的方法,以CRC-CCITT生成多项式为例,用Verilog HDL语言设计实现了8位并行CRC-16电路.在Quartus Ⅱ8.0综合开发环境下进行时序仿真,并在FPGA芯片EP1C6Q240I7上测试验证,结果表明:所设计的电路在一个时钟周期内处理8位数据,符合协议规定,满足超高频RFID系统的通信速率要求.

超高频RFID系统CRC电路设计

介绍了超高频射频身份识别(RFID)系统中循环冗余校验(CRC)电路的原理与特点,根据ISO/IEC18000-6C标准中CRC电路的要求,对串、并行CRC电路的优、缺点进行了综合评估,且在FPGA平台上实现并进行系统性能分析。利用递归公式法设计了一种算法简单、结构紧凑、运算速度快的并行CRC电路。

基于FPGA的身份认证标签设计与实现

针对当前射频电子标签这种无线数据采集方式的数据安全问题,提出了具有身份认证功能的电子标签。把私有密钥封存到标签存储器中,同时结合标签的加密电路以及状态机的控制逻辑实现标签的认证功能,只有授权的阅读器才能够阅读授权标签中的信息,确保标签数据不被泄漏。本文介绍了标签认证机制的算法流程,分析了认证授权的状态机控制模块,并提出了标签的物理结构。采用至上而下的专用集成电路(Application specific integrated circuits,ASIC)设计方法,在现场可编程门阵列(Field programmable gate array,FPGA)上进行了功能仿真,时钟频率为45 MHz。软件自动完成硬件描述语言(Very-high-speed integrated circuit hardware descrip-tion,VHDL)源程序的分析、综合、优化及硬件下载,并对设计进行了逻辑仿真与时序仿真。结果表明所设计的标签可以达到预定身份认证功能。

基于FPGA的RFID晶圆并行测试系统设计

针对高频射频识别(RFID)晶圆在中测(CP)阶段单通道串行测试效率低下的问题,设计了一种基于现场可编程门阵列(FPGA)的多通道并行测试系统以提高测试效率。鉴于RFID晶圆上没有集成天线,提出了一种新的基于探针技术的射频耦合式的晶圆检测方法,模拟芯片实际工作。系统选用FPGA为微控制器,配以多路射频耦合通信电路,实现测试向量生成及快速信号处理。再结合上位机与探针台高速并行的通用接口总线(GPIB)通信接口,以实现晶圆级RFID芯片测试。经实际测试,该系统能够实现16通道并行测试,与单通道串行测试系统相比,效率提升了97%,可靠性好,稳定性高,可应用高密度RFID晶圆的中测。

一种低频RFID晶圆并行测试系统设计

针对低频射频识别(RFID)晶圆测试中耗时久、效率低的问题,设计了一种32通道并行测试系统。系统基于32通道垂直探针卡,采用直接耦合方式,达到芯片实际工作条件。利用现场可编程门阵列(FPGA),实现测试向量的快速生成和信号解码的高速处理。通过专用硬件测试电路,对已调信号进行包络检波、滤波放大、电平判决,解调出被测芯片(DUT)编码信息。凭借通用接口总线(GPIB)完成探针台与上位机的数据交换,获得晶圆图。经测试,系统能够稳定、快速实现对低频RFID晶圆进行32通道并行测试,与传统单通道串行测试相比,测试时间至少优化了95.4%。测试结果表明系统缩短了测试时间、提高了测试效率,可适用于批量测试应用。