高性能Rail-to-Rail恒定跨导CMOS运算放大器

基于UMC的0.6μm BCD 2P2M工艺,探讨了一种高性能Rail-to-Rail恒定跨导CMOS运算放大器.该运算放大器的输入级采用互补差分对,其尾电流由共模输入信号来控制,以此来保证输入级的总跨导在整个共模范围内保持恒定.输出级采用ClassAB类控制电路,并且将其嵌入到求和电路中,以此减少控制电路电流源引起的噪声和失调.为了优化运算放大器低频增益、频率补偿、功耗及谐波失真,求和电路采用了浮动电流源来偏置.该运算放大器采用米勒补偿实现了18MHz的带宽,低频增益约为110dB,Rail-to-Rail引起的跨导变化约为15%,功耗约为10mW.

一种低压高性能的Rail-to-Rail运算放大器

采用TSMC 0.18μm CMOS工艺,设计实现了一种低压恒跨导、高性能的Rail-to-Rail运算放大器.输入级采用NMOS和PMOS并联的互补差分对结构,使共模输入电压范围达到Rail-to-Rail,并通过改进的开关电流结构使输入级的有效跨导在共模输入范围内保持恒定.输出级采用反馈式AB类结构,以达到输出电压的全摆幅,同时通过米勒补偿控制零极点来保证放大器工作的稳定性.整个电路在1V的单电源电压,20pF负载电容的工作条件下工作,Spectre仿真结果显示,直流开环增益为127dB,单位增益带宽为6.4 MHz,相位裕度67.58°,总谐波失真为-107dB.

一种基于SOC应用的Rail-to-Rail运算放大器IP核

采用上华0 6μmDPDMCMOS工艺,设计实现了一种基于片上系统应用的低功耗、高增益Rail to Rail运算放大器IP核.基于BSIM3V3Spice模型,采用Hspice对整个电路进行仿真,在5V的单电源电压工作条件下,直流开环增益达到107 8dB,相位裕度为62 4°,单位增益带宽为4 3MHz,功耗只有0 34mW.

恒电压增益的低电压Rail-to-Rail运算放大器

基于 Alcatel的 0 .3 5μm标准 CMOS工艺 (VT=0 .6 5 V) ,模拟实现了工作电压低达 1 .8V、电压增益偏差仅为 3 % (整个输入共模偏置电压范围内 )的运算放大器 ;电路的设计也避免了差分输入对中 PMOS管和 NMOS管的 W/L的严格匹配 ,增强了电路对工艺的坚固性。对输入差分对偏置电流的控制电路、差分输入对的有源负载和 AB类 Rail- to- Rail输出级进行了整体考虑 ,确保电压增益恒定的新型结构 ,使该运放在 2 V电源电压下 ,电压增益达到 80 d B(1 0 kΩ 电阻和 1 0p F电容并联负载 ) ,单位增益带宽为 1 2 MHz,相位裕量

1.5V低功耗Rail-to-RailCMOS运算放大器

基于2μm标准P阱CMOS工艺,实现了一种1.5V低功耗Rrail-to-RailCMOS运算放大器。本运算放大器采用两对跨导器作rail-to-rail输入级,并运用电流折叠电路技术,将最低电源电压降到VT+3VDS,sat。运放同时采用一种适合于低电压要求的对称AB类推挽电路作rail-to-rail输出级,获得了高驱动能力和低谐波失真。芯片测试结果表明,在100pF负载电容和1K负载电阻并联条件下,运放的静态功耗只有270μW,开环电压增益,单位增益带宽和相位裕度分别达到了70dB,2.2MHz和60°。

基于0.25μm CMOS工艺的1.8V Rail-to-Rail运算放大器

采用 TSMC 0.25μm CMOS 工艺,设计实现了一种低功耗、高增益带有恒跨导输入级的 Rail-to-Rail 运算放大器。基于 BSIM3V3 Spice 模型,采用 Hspice 对整个电路进行仿真,在 1.8V 的单电源电压工作条件下,直流开环增益达到 108.6dB,相位裕度为 57.2 度,单位增益带宽为 5MHz,功耗为 0.23mW。

低压Rail-to-Rail CMOS运算放大器的设计

基于0.5μm标准CMOS工艺,设计了一种带有恒跨导输入级的轨对轨(rail-to-rail)低压CMOS运算放大器。采用折叠式共源共栅差分电流镜放大器输入级和改进的CMOS AB类输出级,实现了电源满幅度的输入输出和恒输入跨导。用Cadence Spectre仿真器,对整个电路在3.3 V工作电压下进行仿真,其直流开环增益AV=70.6 dB,相位裕度PM=71°,单位增益带宽GB=1.37 MHz。芯片面积为0.7 mm×0.4 mm。实际测试结果与模拟结果基本一致。

电源自适应Rail-to-RailCMOS运算放大器

基于 CSMC 0 .6μm标准 CMOS工艺 ,实现了一种电源自适应 Rail- to- Rail CMOS运算放大器 ,其输入级从原理上变“被动地”适应低电压为“主动地”要求低电压。当外部电源电压在 2 .1V到 3.2 V变化时 ,内部电源电压稳定在 1 .68V,最大偏差为 5 .4%。这样 ,内部电源电压自适应地稳定在“相交条件”,实现了输入级的跨导 Gm 为常数 :在整个共模 ( CM)电压变化范围内 ,输入级跨导的最大变化为 9%。Rail- to- rail输出级用两个折叠网格和 AB类反馈控制结构实现 ,使输出级的最低电源电压降到 Vgs+ 2 Vds,并使输出静态电流最小。

一种高增益、低功耗、Rail-to-Rail输出的BiCMOS运算放大器

文章介绍了一种基于0.6!mBiCMOS工艺,高增益、低功耗、RailtoRail输出的运算放大器。对运放进行了仿真分析,在外接10K电阻条件下该运放可达到115dB的直流开环电压增益,0.32mw的功耗;在100pF电容负载下,单位增益带宽为2.1MHz,相位裕度为60°;同时由于使用了共模反馈结构,使得运放获得了高的电源抑制比和共模抑制比。

与工艺无关的Rail-to-RailCMOS运算放大器

设计了一种与工艺无关的 Rail- to- Rail运算放大器 ,它采用一种新型的与工艺无关的恒跨导 Rail- to- Rail输入级结构 ,输入级的 P管对和 N管对的宽长比不需匹配特定的工艺。同时 ,还采用了前馈 AB类控制的 rail- to- rail输出级 ,以保证输出级有大的动态输出范围和较强的驱动负载的能力。在电源电压为 2 .7V时 ,整个运算放大器在 0 .3 5μm Alcatel工艺和 0 .6μm无锡上华工艺下模拟 ,其输入级跨导偏差分别为 7%和 1 4%,直流增益分别为 87.9d B和 78.4d B,单位增益带宽分别为 1 4MHz和 9MHz,相位裕度为 6 7度和 75度。

一种Rail-to-Rail运算放大器设计

基于SMIC 0.18μm CMOS混合信号工艺设计了一种低功耗轨对轨运算放大器,并用Spectre仿真器对运放的各种性能参数进行了仿真。运放采用3.3V电源,输入共模电压和输出摆幅均达到了轨对轨,输入级跨导在整个输入共模电压范围内仅变化15%,直流开环增益为99dB,单位增益带宽为3.2MHz,相位裕度为59°(10pF负载电容),功耗为0.55mW。

一种适合VLSI库的Rail-to-Rail运算放大器

介绍了一种适于 VLSI库单元的轨到轨 (Rail-to-Rail)运算放大器。低电压、低功耗、输入输出动态幅度达到 Rail-to-Rail的运放模块是研究的核心。文章分析了该运放模块的输入、输出级 ,并分析了 cascodedMiller频率补偿技术。芯片采用新加坡特许半导体制造公司 0 .6μm N阱 CMOS工艺 ,芯片面积 0 .0 2 4mm2 。测试结果表明 :该运放模块在 3 V工作电压下直流增益 90 d B,共模输入范围 -0 .4～ 4V,输出动态范围 0～ 2 .9V,单位增益带宽 7MHz,相位裕量 70°,静态功耗仅有 0 .3 m W,特别适合作为

2.5V/0.25umRail-to-Rail运算放大器

本文采用0.25um CMOS工艺,设计了一种rail-to-rail运算放大器,该放大器用2.5V单电源供电,其输入共模范围和输出信号摆幅可以达到零电源电压,单位增益带宽为320MHz,相位裕度为60°.

一种1.8-V Rail-to-Rail CMOS运算放大器的设计

文章设计了一种1.8-VRail-to-RailCMOS运算放大器。采用电平移位控制的互补差分输入级,实现了Rail-to-Rail的共模输入范围;由偏置在AB类的电流驱动的共源放大器构成输出级;为了能够处理宽的电平范围和得到足够的放大倍数,使用折叠式共源共栅结构作为前级放大。用CadenceSpectre仿真器,1.8V单电源供电,TSMC0.25-混合信号模型仿真,直流增益为80.18dB,相位裕度为65°,功耗336W。整个电路结构简单紧凑,适合于低电压应用。

一种低电压恒定跨导Rail-to-Rail的CMOS运放输入级

提出了一种采用了四对差分管来实现跨导恒定的Rail-to-RailCMOS运算放大器输入级的方法。用两对互补的差分对作为输入级,另两对互补差分对动态地控制输入级工作电流,以实现Rail-to-Rail恒定跨导。通过在电路中加入补偿电流来提高四对差分管工作的协调性。基于TSMC0.18μmCOMS的工艺,应用Hspice在不同电压、温度环境下进行了电路的仿真验证,结果表明所设计的电路在各种条件下都有较好的性能,其在共模范围内跨导最大偏差小于2%。本文还分析了MOS管二阶效应对电路产生的影响。

一种低电压低功耗Rail-to-Rail CMOS运算放大器的设计

基于2μm CMOS工艺,设计实现了一种2.4 V低功耗带有恒跨导输入级的Rail-to-Rail CMOS运算放大器。采用尾电流溢出控制的互补差分输入级和对称AB类推挽结构的输出级,实现了满电源幅度的输入输出和恒输入跨导;运用折叠共源共栅结构作为中间增益级,实现电流求和放大。整个电路在2.4 V的单电源供电下进行仿真,直流开环增益为76.5 dB,相位裕度为67.6,单位增益带宽为1.85 MHz。

一种低压、恒增益Rail-to-rail运算放大器的设计

文章设计了一种低压、恒定增益、Rail-to-rail的CMOS运算放大器。该放大器采用直接交迭工作区的互补并联输入对作为输入级,在2V单电源下,负载电容为25pF时,静态功耗为0.9mW,直流开环增益、单位增益带宽、相位裕度分别为74dB、2.7MHz、60°。

一种低压低功耗Rail-to-Rail运算放大器的设计

基于TSMC 0.18μm互补型金属氧化物半导体(CMOS)工艺,设计了一种2 V低功耗恒定跨导Rail-to-Rail运算放大器。该运算放大器的输入级采用并行N沟道和P沟道差分输入级,实现了Rail-to-Rail的共模输入范围;为使输入跨导在整个共模输入范围内基本恒定,采用三倍电流镜技术;输出级采用带有Cascode米勒补偿的AB类输出控制电路。在Cadence Spectre环境下仿真后的结果显示:直流增益为91 dB,相位裕度为84.5°,单位增益带宽为9.4MHz,功耗为0.2 mW,适合应用在各种低压低功耗场合。

一种非匹配模式恒定跨导的轨到轨运算放大器

针对传统轨到轨运算放大器输入级跨导恒定受工艺影响,提出了一种非匹配模式低失调恒定跨导轨到轨运算放大器,输入级电路采用最大电流控制法。该运放通过对P输入对管电流的监测,来控制N输入对管的电流,从而实现与工艺无关的恒定跨导的要求。输出级采用折叠式共源共栅的有源负载与AB类控制的输出级结合,提高电压增益,增加电压输出动态范围。运放基于DB Hitek 0.18μm工艺完成电路设计。仿真结果表明:在电源电压为+2.5 V和−2.5 V时,该运放的共模输入范围为−2.5~2.5 V,动态输出范围为−2.5~2.5 V,平均输入失调电压为12.7μV,开环增益为98 dB,相位裕度为73.1°,带宽为73.1 MHz,电源抑制比为90 dB,共模抑制比为95 dB,压摆率为57.1 V/μs,跨导变化率仅为4.9%,满足了恒定跨导的要求。

一种恒跨导高增益轨到轨运算放大器

基于TSMC 0.18μm CMOS工艺,设计了一种新颖的恒跨导高增益轨到轨运算放大器。输入级仅由NMOS管差分对构成,采用电平移位及两路复用选择器控制技术,在轨到轨共模输入范围内实现了输入级恒跨导。中间级采用折叠式共源共栅放大器结构,运算放大器能获得高增益。输出级采用前馈型AB类推挽放大器,实现轨到轨全摆幅输出。利用密勒补偿技术进行频率补偿,运算放大器工作稳定。仿真结果表明,在1.8V电源电压下,该运算放大器的直流开环增益为129.3dB,单位增益带宽为7.22MHz,相位裕度为60.1°,整个轨到轨共模输入范围内跨导的变化率为1.44%。