一种用于CIS列级ADC的片上抗PVT变化高精度自适应斜坡发生器

传统的片上全局斜坡发生器电路容易受工艺、电压和温度(PVT)的影响,导致斜坡信号易失真、线性度差;由于寄生电容的影响,片外校准的难度较大。提出了一种可以抗PVT变化,实现自适应校准斜率的斜坡发生器,采用逐次逼近算法细调和定步长搜索法微调相结合的方式,实现对斜坡的两点校正。斜坡校准电路包括电阻型DAC、电流型DAC、逻辑控制、动态比较器等模块。仿真结果表明,自适应斜坡发生器的平均校准周期约为1.143 ms,校准后斜坡微分非线性为+0.00207/-0.00115 LSB,积分非线性为+0.6755/-0.3887 LSB,在不同PVT条件下校准电压误差小于1.5 LSB,平均功耗仅为1.155 mW,与传统斜坡发生器相比具有精度高、功耗低的优点。

一种应用于CMOS图像传感器的列级高精度ADC设计

针对CMOS图像传感器高精度和低功耗的需求,设计了一种14位列级模数转换器(ADC)。在传统斜坡式模数转换器(RAMP ADC)架构基础上,采用了3位逐次逼近型模数转换器(SAR ADC)与11位RAMP ADC相结合的两步式结构,有效缩短了量化时间。RAMP ADC部分采用高低时钟的计数方法,可显著降低计数区间内的功耗。同时,提出了RAMP-SAR-RAMP切换的相关双采样逻辑,可进一步减少静态随机存取存储器(SRAM)数量,从而缩小版图面积。采用0.18μm标准CMOS工艺进行仿真,结果表明:在600 MHz时钟、单沿计数的工作模式下,ADC量化时间为9.32μs,在1.8 V数字电源电压下,计数区间内功耗均值为8.51μW。

用于CMOS图像传感器的高速高精度斜坡ADC设计技术研究

针对CMOS图像传感器中传统的列级单斜式ADC在速度方面的不足和两步式ADC在斜坡间切换过程中的非线性问题,论文提出了一种基于时间共享与单区间的高速高精度列并行两步式斜坡ADC架构。采用像素电荷转移阶段的电位识别,实现了不消耗时间的粗量化;采用单区间高精度量化,解决了多斜坡之间的无缝衔接问题。所提出的方法在一款基于55 nm 1P4M工艺的2048×2048规模的CMOS图像传感器芯片中进行了有效性验证,结果表明,在12位分辨率下,该方法相较于传统的两步式结构,行时间可以压缩到500 ns,DNL和INL都可以控制到0.12LSB以内,单列功耗仅为16.5μW。

一种两步式斜坡ADC非理想特性分析及设计

为了减小两步式斜坡(Two-step Single Slope, TS-SS)模数转换器(Analog-to-Digital Converter, ADC)中寄生电容导致的误差电压,提出了一种两步式斜坡ADC非理想特性分析及设计方法。分析了保持电路非理想特性对整体TS-SS ADC性能的影响,并针对粗细量化衔接处开关的寄生对ADC有效位数的影响,提出采用栅压自举开关来代替金属氧化物半导体型(Metal Oxide Semiconductor, MOS)开关。基于0.18μm互补金属氧化物半导体型(Complementary Metal Oxide Semiconductor, CMOS)工艺,设计了一种由6位粗量化与6位细量化相结合实现的12位TS-SS ADC。仿真结果表明,在40 kS/s采样频率下,ADC的无杂散动态范围为74.62 dB,信噪失真比为68.16 dB。提出的方法可有效降低寄生电容带来的误差电压对ADC有效位数的影响。

用于列ADC电路的斜坡发生器设计

设计了一种用于CMOS图像传感器列级模数转换器(Analog-to-Digital Converter,ADC)电路的10位斜坡发生器。详细介绍了电路的整体结构、工作模式以及仿真结果。在电路中采用了两级转换的方式,并设计了电阻阵列式多路斜坡发生器。在Cadence设计平台下,对模拟电路进行了设计、仿真和版图设计。采用0.5μm双层多晶三层金属(Double Poly Triple Metal,DPTM)CMOS工艺对电路进行了制作。仿真结果表明,该设计基本满足相关要求。

基于CMOS图像传感器应用的斜坡发生器

基于CMOS图像传感器应用,针对列并行的单斜模数转换器设计了一种内在精度高、分辨率可调的斜坡发生器IP核.在建立数学模型的基础上,通过改变参考电压实现分辨率在8bits与10bits之间可调.在3.3V电源电压、10MHz采样时钟下,平均功耗为2.288mw;8位分辨率时最大微分非线性和积分非线性分别为0.12LSB和0.32LSB;10位分辨率时微分非线性<0.38LSB,积分非线性<0.54LSB,满足百万像素阵列数据处理要求.整体CMOS图像传感器芯片采用Chartered 0.35 μm CMOS工艺实现,斜坡发生器所占有效面积仅为150×112μm2.

红外焦平面列级数字化技术

红外焦平面列级数字化技术是一种将模拟信号通过列级数字化技术最终实现读出电路数字信号输出的技术,不仅对外部的噪声具有很好的抗干扰能力,同时可以有效避免外部电子电路的非线性。由于不受像元面积限制及其优异的性能,列级数字化技术正在成为红外焦平面数字化技术一个重要的发展方向。本文主要介绍了主流的列级数字化技术。

一种用于时延积分CMOS图像传感器的10 bit全差分双斜坡模数转换器

为了满足时间延时积分(TDI)CMOS图像传感器转换全差分信号的需要,同时符合列并行电路列宽的限制,该文提出并实现了一种10 bit全差分双斜坡模数转换器(ADC)。在列并行单斜坡ADC的基础上,采用2个电容的上极板对差分输入进行采样,电容下极板接2个斜坡输出完成量化。基于电流舵结构的斜坡发生器同时产生上升和下降斜坡,2个斜坡的台阶电压大小相等。该电路使用SMIC 0.18μm CMOS工艺设计实现,ADC以19.49 k S/s的采样频率对1.32 kHz的输入进行采样,仿真得到无杂散动态范围和有效位数分别为87.92 dB和9.84 bit。测试显示该ADC的微分非线性误差和积分非线性误差分别为–0.7/+0.6 LSB和–2.6/+2.1 LSB。

面向变电站监测的低功耗温度传感器

为了采用低功耗的无源无线射频识别(RFID)标签实现对变电站环境温度的实时监测,该文基于45 nm CMOS SOI技术提出了一种集成前置双斜坡模数转换器(DSADC)的CMOS温度传感器设计。该传感器有8个晶体管,最大限度地减少了芯片面积,其电源电压可以降低到0.6 V,以减少70%的功耗。所集成的模数转换器(ADC)针对面积进行了最小化的优化,测量分辨率为8位,采样率为30 kS/s。整个传感器前端(包括放大器和模拟多路选择器)在1 V电源下的功耗为34μW,测量温度范围为20℃~100℃,误差为+0.7/-1℃。

一种用于CMOS图像传感器的Column-Level模数转换器

设计了一种用于CMOS图像传感器(CIS)的column-level模数转换器(ADC)。它由一种新型斜坡发生器构成,具有分辨率可调的特点,而且以简单的结构实现了高精度和低功耗,占用较小的版图面积。基于0.35μm2P4M标准CMOS工艺,8bit ADC转换时间约50μs,最大线性误差小于±0.5LSB。在分辨率为640×480pixel的CIS中,每列共用1个比较器,提高了传感器的吞吐速率,帧频约40fps;3.3V电压下ADC总功耗不超过27mW,占用版图面积约0.5mm2。

一种用于CMOS图像传感器的高精度抗辐射自适应斜坡产生电路设计

为解决空间辐射环境引起的列并行单斜式模拟数字转换器(analog to digital converter,ADC)中斜坡信号范围不能动态校正的问题,提出一种用于CMOS(complementary metal oxide semiconductor,互补金属氧化物半导体)图像传感器的高精度抗辐射自适应斜坡产生电路设计方法,并对该方法进行了理论分析和验证。仿真实验结果表明:通过dummy像元的设计可以实现输入到输出整个信号环路的闭环自适应负反馈调节;该斜坡产生电路能够在电离总剂量(total ionization dose,TID)效应影响情况下自动调整斜坡信号斜率,从而有效提高斜坡信号的精度。