期刊文献+
共找到6篇文章
< 1 >
每页显示 20 50 100
采用RDF的硅物理不可克隆函数设计与评估 被引量:2
1
作者 吴志安 段成华 《微电子学》 CAS CSCD 北大核心 2012年第6期803-809,共7页
利用65nm CMOS制造工艺下的随机掺杂涨落(RDF)模型,建立起随机路径延时模型,通过修改台积电(TSMC)65nm低k电介质工艺器件模型库参数,完成了仲裁器型PUF电路的设计和评估。实验在Synopsys Hspice C-2010模拟设计平台上完成,测量了PUF电... 利用65nm CMOS制造工艺下的随机掺杂涨落(RDF)模型,建立起随机路径延时模型,通过修改台积电(TSMC)65nm低k电介质工艺器件模型库参数,完成了仲裁器型PUF电路的设计和评估。实验在Synopsys Hspice C-2010模拟设计平台上完成,测量了PUF电路的片间差异和片内差异参数,评估了128位PUF电路的性能。与实测电路参数的对比结果证明了该方法的有效性。 展开更多
关键词 物理不可克隆函数 随机掺杂涨落 随机路径延时
下载PDF
Modeling of current mismatch induced by random dopant fluctuation in nano-MOSFETs 被引量:2
2
作者 吕伟锋 孙玲玲 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2011年第8期46-50,共5页
Deviation of threshold voltage and effective mobility due to random dopant fluctuation is proposed.An improved 65 nm average drain current MOS model calledαlaw is utilized after fitting HSPICE simulating data and ext... Deviation of threshold voltage and effective mobility due to random dopant fluctuation is proposed.An improved 65 nm average drain current MOS model calledαlaw is utilized after fitting HSPICE simulating data and extracting process parameters.Then,a current mismatch model of nanoscale MOSFETs induced by random dopant fluctuation is presented based on propagation of variation theory.In test conditions,the calculated standard deviation applying this model,compared to 100 times Monte-Carlo simulation data with HSPICE,indicates that the average relative error and relative standard deviation is 0.24%and 0.22%,respectively.The results show that this mismatch model is effective to illustrate the physical mechanism,as well as being simple and accurate. 展开更多
关键词 mismatch model nano-MOSFETs process variation random dopant fluctuation
原文传递
随机掺杂波动引起的6T SRAM访问失效率分析
3
作者 柏娜 吕百涛 +1 位作者 杨军 时龙兴 《微电子学》 CAS CSCD 北大核心 2011年第4期599-602,616,共5页
对6T SRAM的访问时间进行解析,得到在随机掺杂波动影响下6T SRAM访问时间的模型,结果与HSPICE仿真结果相符。通过分析偏置技术与访问失效率的密切关系,提出采用偏置技术降低存储单元访问失效率的方法。
关键词 随机掺杂波动 SRAM 访问失效率 偏置控制技术
下载PDF
栅介质对随机掺杂波动引起MOSFET性能变化的影响
4
作者 司鹏 姚丰雪 +1 位作者 章凯 吕伟锋 《半导体技术》 CAS 北大核心 2020年第2期145-149,共5页
根据纳米MOSFET的紧凑模型,采用HSPICE的蒙特卡罗分析方法,研究随机掺杂波动(RDF)引起的纳米MOSFET模拟/射频性能包括栅极电容、截止频率、跨导和输出电导等参数的变化标准差,同时通过改变栅介质的介电常数(ε)和等效氧化层厚度(dox),... 根据纳米MOSFET的紧凑模型,采用HSPICE的蒙特卡罗分析方法,研究随机掺杂波动(RDF)引起的纳米MOSFET模拟/射频性能包括栅极电容、截止频率、跨导和输出电导等参数的变化标准差,同时通过改变栅介质的介电常数(ε)和等效氧化层厚度(dox),观测其对RDF引起的模拟/射频性能变化的影响。结果显示,RDF引起的MOSFET模拟/射频性能参数变化表现出不同的特征,而在适当选择较高的ε和dox情况下,RDF引起的模拟/射频性能参数变化标准差有一定程度的减小(绝对标准偏差整体降低到接近0,相对标准偏差整体最大降低10%),为通过改变等效栅介质抑制RDF的影响提供了实验依据。 展开更多
关键词 随机掺杂波动(rdf) 纳米MOSFET 等效栅介质 模拟/射频性能 蒙特卡罗分析
下载PDF
28 nm工艺开发中的器件局域失配研究
5
作者 蔡恩静 高金德 +2 位作者 朱巧智 魏文 李强 《半导体技术》 CAS CSCD 北大核心 2018年第9期714-719,共6页
在集成电路28 nm和14 nm等先进制造工艺开发中,采用纳米探针锁定失配器件后,依然无法通过物性分析找出失效原因,成为提升低压良率的最大瓶颈。通过对存储失效单元器件特性的分析提出了失效模型,采用计算机辅助设计技术(TCAD)工具对器... 在集成电路28 nm和14 nm等先进制造工艺开发中,采用纳米探针锁定失配器件后,依然无法通过物性分析找出失效原因,成为提升低压良率的最大瓶颈。通过对存储失效单元器件特性的分析提出了失效模型,采用计算机辅助设计技术(TCAD)工具对器件失配进行模拟,给出失效现象的直观解释和工艺改善方向并优化了工艺条件。结果表明在常规器件分析流程中引入TCAD器件模拟是一种更有效的研究低压良率器件局域失配的方法,能大大缩短工艺开发周期。同时,采用热运动的麦克斯韦-玻耳兹曼分布对器件局域失配进行讨论计算,认为注入杂质热运动引起的扩散是导致因离子注入随机波动引起器件局域失配的主导因素。 展开更多
关键词 低压(Vmin)良率 器件局域失配 离子注入随机波动(rdf) 计算机辅助设计技术(TCAD)模拟 麦克斯韦-玻耳兹曼分布
下载PDF
Dopingless impact ionization MOS(DL-IMOS)—a remedy for complex process flow
6
作者 Sangeeta Singh P.N.Kondekar 《Journal of Semiconductors》 EI CAS CSCD 2015年第7期50-58,共9页
We propose a unique approach for realizing dopingless impact ionization MOS (DL-IMOS) based on the charge plasma concept as a remedy for complex process flow. It uses work-function engineering of electrodes to form ... We propose a unique approach for realizing dopingless impact ionization MOS (DL-IMOS) based on the charge plasma concept as a remedy for complex process flow. It uses work-function engineering of electrodes to form charge plasma as surrogate doping. This charge plasma induces a uniform p-region in the source side and an n-region in the drain side on intrinsic silicon film with a thickness less than the intrinsic Debye length. DL-IMOS offers a simple fabrication process flow as it avoids the need of ion implantation, photo masking and complicated thermal budget via annealing devices. The lower thermal budget is required for DL-IMOS fabrication enables its fabrication on single crystal silicon-on-glass substrate realized by wafer scale epitaxial transfer. It is highly immune to process variations, doping control issues and random dopant fluctuations, while retaining the inherent advantages of conventional IMOS. To epitomize the fabrication process flow for the proposed device a virtual fabrication flow is also proposed here. Extensive device simulation of the major device performance metrics such as subthreshold slope, threshold voltage, drain induced current enhancement, and breakdown voltage have been done for a wide range of electrodes work-function. To evaluate the potential applications of the proposed device at circuit level, its mixed mode simulations are also carried out. 展开更多
关键词 impact ionization MOSFET (IMOS) dopingless work-function engineering Debye length drain induced current enhancement (DICE) random dopant fluctuations rdf
原文传递
上一页 1 下一页 到第
使用帮助 返回顶部