A Partitioning Methodology That Optimizes the Communication Cost for Reconfigurable Computing Systems

This paper focuses on the design process for reconfigurable architecture. Our contribution focuses on introducing a new temporal partitioning algorithm. Our algorithm is based on typical mathematic flow to solve the temporal partitioning problem. This algorithm optimizes the transfer of data required between design partitions and the reconfiguration overhead. Results show that our algorithm considerably decreases the communication cost and the latency compared with other well known algorithms.

FPGA中基于空间连续性的碎片度量及任务放置

针对部分可重构现场可编程门阵列允许在运行时对芯片的各个部分进行配置导致的区域碎片,提出了一种新的基于被占用(或空闲)空间的连续性的碎片度量及在线任务放置方法;首先从一维结构出发,得到一个单元序列对一个单元流S的碎片度量F S的贡献值,进而得到一维碎片度量值,它不依赖于到达任务的大小;然后将一维结构得到的碎片度量值结果推广到二维及高维结构;最后在FPGA上的在线任务放置过程中采用这种碎片度量方法,从而减少芯片碎片;在二维结构的FPGA上的仿真实验结果表明,与通常采用的左下角、第一匹配和最佳匹配放置策略相比,采用提出的碎片度量及放置方法不仅在等待时间、分配时间和响应时间方面有所改善,而且提高了芯片的利用率,降低了失配率。

一种基于FPGA的可重构计算系统设计

介绍可重构计算的概念和基于SRAM工艺的FPGA器件的特点。设计了一种基于FPGA器件的可重构计算系统,着重讲述了该系统的在线重配置电路的总体结构,FIFO、FPGA配置逻辑模块、控制寄存器和控制逻辑等功能模块及系统的工作流程。最后探讨了可重构计算相关研究面临的问题和发展方向。

基于FPGA的动态可重构系统设计与实现

近年来,随着计算机技术的发展,尤其是现场可编程门阵列FPGA的出现,使实时电路重构成为研究热点。基于FPGA的重构系统具有自适应、自主修复特性,在空间应用中具有非常重要的作用。介绍FPGA可重构技术的分类以及动态可重构技术的原理,并在此基础之上选取Virtex-4系列FPGA给出一种动态重构的应用以及具体实现,即通过微处理器(ARM)结合多个FPGA,并采用一种新的边界扫描链方法对多个FPGA进行配置,从而实现局部动态可重构。这种实现方法具有较强通用性和适于模块化设计等优点。

动态部分重配置及其FPGA实现

动态部分重配置充分利用了FPGA芯片提供的可重配置功能,提高了FPGA芯片的利用率,减小了FPGA芯片的配置时间,有效地提高了系统的整体性能。该文介绍了动态部分重配置的两种实现方法,并在Spartan-ⅡFPGA上进行了验证。

可重构星载信息处理系统FPGA预规划技术

为了提高可重构星载信息处理系统的FPGA资源利用效率和在轨长期可靠性,基于对FPGA内部结构与典型任务序列资源占用量的分析,提出了一种在FPGA上具有可实现性的可重构资源预规划方法,并对该方法在轨可靠性进行了理论分析.仿真结果表明:在多任务背景下,该方法能够使可重构星载信息处理系统FPGA资源利用率提升约30%.此外相对常规的静态冗余设计,该方法还能够使FPGA在发生局部永久性损伤的情况下,提升FPGA资源利用率约50%.

基于FPGA的人工神经网络实现方法的研究

基于FPGA的神经网络实现方法已成为实际实时应用神经网络的一种途径。本文就十多年来基于FPGA的ANN实现作一个系统的总结,例举关键的技术问题,给出详细的数据分析,引用相关的最新研究成果,对不同的实现方法和思想进行讨论分析,并说明存在的问题以及改善方法,强调神经网络FPGA实现的发展方向和潜力及提出自己的想法。另外,还指出基于FPGA实现神经网络存在的瓶颈制约,最后对今后的研究趋势作出估计。

一种基于FPGA的高斯随机数生成器的设计与实现

基于FPGA的高斯随机数生成器需要满足可重构、高吞吐率和高硬件资源使用效率等要求.文中提出了一种易于硬件实现的状态转换逻辑结构,并给出了均匀分布随机数周期和输出位宽的配置方法和配置原则.文中详细分析了应用"最值分析法"和"静态误差分析法"求解Box Muller算法实现过程中各操作数位宽的具体过程.硬件实现结果在Xilinx Vertex 5上的工作速度为491 MHz,吞吐率为9.82×108samples/second,硬件资源使用效率为2.085×106samples/second/slice.文中作者使用DIEHARD测试集、χ2和K-S方法对产生的随机数质量进行了检测,文中给出了结果.

FPGA重配置技术

FPGA重配置技术是一种在系统运行期间对可编程器件局部或者全部逻辑资源进行实时重配置的设计方法,可以有效地提高FPGA硬件平台对系统功能的适用性,为提高系统实时处理能力、自适应能力、可靠性等方面的设计提供了一种新的思路。在对重配置技术编程原理、重配置系统分类和重配置系统基本结构等方面进行介绍分析的基础上,详细阐述了基于FPGA实现的三种重配置技术的设计思想和实现方案,并结合重配置技术的特点探讨了在不同领域的应用情况和技术要点。

基于双FPGA系统的高速全局动态重构设计与实现

基于双FPGA芯片的可重构原型系统,提出一种系统高速全局动态重构设计方法。利用Xilinx Virtex-7系列FPGA的常规配置通道,使用一片规模较小的FPGA芯片作为重构控制器对大规模算法FPGA芯片实现全局动态重构。实验结果表明,系统重构时间小于60 ms,与常规FPGA逻辑下载方法相比,配置效率提高了2~3个数量级。

基于FPGA的稀疏矩阵向量乘的设计研究

作为典型的不规则算法,稀疏矩阵向量乘的计算过程具有非常低的访存局部性和计算访存比,因此在基于cache的通用处理器上计算效率很低。提出了一种面向可重构计算平台的基于IEEE-754浮点数据格式标准的稀疏矩阵向量乘算法加速器的设计。在一维划分的行压缩稀疏矩阵数据存储技术以及计算部件的流水化设计的基础上,提出了一种基于单个浮点加法器的无阻塞累加器设计。通过实验验证表明,简化了算法的设计提高了算法执行的并行度和外部存储器的带宽利用率,获得了相对于传统处理器1.37-2.60倍的性能加速比。

基于FPGA的可重构硬件实现技术研究

依据可重构技术原理,探讨了基于FPGA的可重构硬件实现方法。在介绍目前路由器发展所面临问题的基础上,指出可重构路由器是解决这一问题的理想途径。首先简要介绍了可重构的发展历史以及在路由器中的应用,然后对FPGA的可编程原理和配置实现做了详细介绍。最后提出了基于FPGA的硬件重构方法。

浮点矩阵向量乘法的FPGA设计与优化

提出了一种基于IEEE-754的32 bit、64 bit浮点数格式,二叉树数据流(binary tree data flow)的矩阵向量乘法器.其在FPGA上流水线和高度并行化的高效执行.以Altera公司的EP2C70为实现设备,研究了设计的硬件规模,时钟速度,和峰值GFLOPS能力.

FPGA计算

1.引言设计计算系统时,一个首要的折衷是速度和通用性,具体体现于系统功能的软硬件划分,即什么功能由硬件实现,什么功能由软件实现。硬件实现速度快,而软件实现灵活性大。基于此,计算系统可以分为两类:通用计算系统和专用计算系统。不同计算系统的特点集中体现于其处理部件,

图像识别中的数字运算及其FPGA实现

利用现场可编程门阵列的可重构计算和并行计算的特性,提出基于FPGA的图像识别系统中的数字运算的设计。在识别系统的设计流程中,需对图像进行二值化处理,提取图像中的数字信息,并与N个模版信息并行匹配,计算与每一个模版的相似度,最终实现图像中数字的运算,并将运算结果显示出来。实验结果表明,利用FPGA实现的图像识别系统具有处理速度快、可识别性好以及稳定性高等优势。

FPGA动态部分可重构技术概述

可重构计算是一种新的计算结构,它将通用处理器和专用集成电路的优点结合起来,具有灵活、高效的特点。FPGA的动态部分可重构是指在系统运行中对FPGA的部分逻辑资源实现动态的功能变换,从而提高数字系统集成度、增强灵活性、提升容错能力,同时降低成本和功耗。本文主要介绍FPGA动态部分可重构的原理以及实现动态部分可重构的方法,并着重分析4种常用的实现方法;介绍FPGA动态部分可重构技术目前在国内外的最新发展和应用;对FPGA动态部分可重构的未来研究发展方向做简单介绍。

Xilinx XC6200系列FPGA的编程方法

美国 Xilinx公司的 XC62 0 0系列 FPGA是一种细粒度结构的可重构处理器 ,由于接口设计简单和动态重构特性好 ,使其在数字系统中得到广泛应用。本文先简要介绍其结构特点 ,然后详细说明硬件编程方法和基于 XC60 0

XC6200系列FPGA的编程方法

美国Ｘｉｌｉｎｘ公司的ＸＣ６２００系列ＦＰＧＡ是一种细粒度结构的可重构处理器，简单的接口设计和动态重构特性使其在定制计算系统中得到广泛应用。本文先简要介绍其结构特点，然后详细说明硬件编程方法和基于ＸＣ６０００开发系统的软件设计过程及其实例。

基于PC104总线的FPGA配置刷新管理

FPGA在火控计算机中的使用即增加了系统性能,也增加了系统的风险。根据系统的特点,设计了FPGA的配置刷新管理系统。该系统利用了火控计算机总线接口和部分FPGA资源,实现了FPGA配置数据错误的实时检测与刷新控制,增加了整个系统的可靠性。

共轭梯度求解器的FPGA设计与实现

针对共轭梯度(CG)迭代算法软件执行效率低、实时性差的缺点,提出一种基于现场可编程逻辑门阵列(FPGA)平台的CG迭代求解器。设计采用软硬件结合的方式构建整个系统,CG协处理器执行CG迭代算法中计算量大、控制简单的代码,以达到硬件加速的目的。控制复杂、计算量较少的代码则依旧在微处理上执行。设计采用行交错数据流,使得整个系统完全无停顿的运行,提高了计算性能。实验结果表明,与软件执行相比,硬件CG协处理器可以获得最高5.7倍的性能加速。