基于情感语义增强编解码的神经机器翻译方法

针对目前神经机器翻译模型仅依赖平行语料训练而无法充分挖掘深层语言知识的问题,提出一种基于情感语义增强编解码的神经机器翻译方法,旨在通过引入额外的情感语义,提高模型对语言深层次信息的理解能力。首先,利用word2vec技术获取语料中所有单词的词嵌入,将其输入到一个融合模型中进行训练。该融合模型结合了基于GRU和文档嵌入的机制,以获取单词级别和文档级别的情感语义表征;其次,在情感融合阶段,采用加权公式将单词级别和文档级别的情感语义有机地融合,形成更为综合的情感语义表征;最后,将此表征与上下文语义表征按位相加,以全面引入情感信息,并将其作为输入传递到机器翻译模型的编码器和解码器中。在多个基准数据集上的实验显示,相较于传统的Transformer模型,该方法在IWSLT数据集上性能显著提升,BLEU值增加1.3至1.62。在WMT数据集上也取得良好性能,证实了融合情感语义在机器翻译中的有效性。

运用遗传算法解决平行机台最小总拖期问题

最小化平行机台总拖期问题 (p∥ T)是调度领域中的一个NP问题 ,本文运用GA算法寻求该问题的近似优解 .本文证明在GA算法中为了找到问题的最优解 ,编码空间可以小于解集空间 .根据这个思想 ,在GA的编码空间设计中 ,本文分析了平行机台最小化总拖期问题的特性 ,设计了编码空间和解码方式以保证在编码空间存在最优解 ,减小搜索范围 .最后 ,本文通过数值仿真对该方法与一些启发式算法进行了比较 。

LDPC码全并行译码器的设计与实现

本论文用可编程逻辑器件(FPGA)实现了一种低密度奇偶校验码(LDPC)的编译码算法。采用基于Q矩阵LDPC码构造方法,设计了具有线性复杂度的编码器。基于软判决译码规则,采用全并行译码结构实现了码率为1/2、码长为40比特的准规则LDPC码译码器,并且通过了仿真测试。该译码器复杂度与码长成线性关系,与Turbo码相比更易于硬件实现,并能达到更高的传输速率。

雷达通信一体化技术

雷达通信一体化设计是雷达系统和通信系统的有机结合及资源共享。一体化系统的设计包括传输体制设计、突发解调算法设计和高效纠错编译码技术。针对雷达天线孔径特点,设计了一种基于雷达脉冲体制特点的突发通信体制,符号速率达到150 Msps,提出基于数据辅助的信号快速检测、定时估计算法和基于数据辅助的载波恢复算法,完成解调方案设计,开展编码器校验矩阵构造设计及译码并行算法设计,译码速率超过150 MHz。各项技术进行了算法仿真、软件设计及平台验证,实现了突发速率150 Msps的通信系统收发,对利用雷达系统进行通信及数据传输提出了一种可行方案。

基于FPGA和ARM的虚拟软盘实现

提出一种基于FPGA和ARM的虚拟软盘实现方案。在FPGA上实现并行CRC运算、MFM编解码,将存储芯片SRAM虚拟成1.44 MB软盘进行数据访问,通过台式机实现对虚拟软盘的镜像制作、文件读写、格式化、制作启动盘等操作;ARM通过SPI接口实现与FPGA的数据通信,并且在ARM上搭建UDP服务器,实现局域网内设备对虚拟软盘的状态、数据进行读写访问。

FAQ-CNN:面向量化卷积神经网络的嵌入式FPGA可扩展加速框架

卷积神经网络(convolutional neural network, CNN)模型量化可有效压缩模型尺寸并提升CNN计算效率.然而,CNN模型量化算法的加速器设计,通常面临算法各异、代码模块复用性差、数据交换效率低、资源利用不充分等问题.对此,提出一种面向量化CNN的嵌入式FPGA加速框架FAQ-CNN,从计算、通信和存储3方面进行联合优化,FAQ-CNN以软件工具的形式支持快速部署量化CNN模型.首先,设计面向量化算法的组件,将量化算法自身的运算操作和数值映射过程进行分离;综合运用算子融合、双缓冲和流水线等优化技术,提升CNN推理任务内部的并行执行效率.然后,提出分级编码与位宽无关编码规则和并行解码方法,支持低位宽数据的高效批量传输和并行计算.最后,建立资源配置优化模型并转为整数非线性规划问题,在求解时采用启发式剪枝策略缩小设计空间规模.实验结果表明,FAQ-CNN能够高效灵活地实现各类量化CNN加速器.在激活值和权值为16 b时,FAQ-CNN的加速器计算性能是Caffeine的1.4倍;在激活值和权值为8 b时,FAQ-CNN可获得高达1.23TOPS的优越性能.

NAND Flash控制器中RS码的设计与验证

由于工艺制约,NAND Flash存储器会出现位差错现象,为此引入了RS码保证其数据完整性和正确性。在研究RS码基本原理基础上,给出了编码和译码的电路实现,其中采用并行结构实现钱式搜索电路、采用流水线架构实现译码。与传统方法相比,该实现缩短了计算周期,提高了最高工作频率。在Quartus平台下对RS编译码模块进行功能仿真,仿真结果表明,该纠错码能够满足NAND flash存储器纠错要求,是一种正确适用的纠错方案。

结构化LDPC码的高速编译码器FPGA实现

提出一种高吞吐量、低复杂度、可扩展的非正则低密度校验(Low density parity check,LDPC)码准并行编码结构及译码结构及其实现方案,该编码结构和译码结构针对不同码长的非正则结构化LDPC码可进行相应扩展。通过对编译码算法、优化编译码结构进行调整,降低了编译码器硬件实现中的关键路径迟延,并采用Xilinx公司的Virtex-4 VLX80 FPGA芯片实现了一个码长10 240,码率1/2的非正则结构化LDPC码编码器和译码器。实现结果表明:该编码器信息吞吐量为1.878 Gb/s,该译码器在采用18次迭代情况下信息吞吐量可达223 Mb/s。

基于矩阵分块的LDPC码快速编码结构研究

低密度奇偶校验(LDPC)码由于具有接近香农限的性能和高速并行的译码结构而成为研究热点。然而,当码长很长时,编译码器的硬件实现变得很困难。文章从编译码实际实现的角度出发,提出一种基于分块的LDPC码下三角形校验矩阵结构,降低了编译码复杂度,不仅可以实现线性时间编码,同时还可以实现部分并行译码。仿真结果表明,具有这种结构的LDPC码和随机构造的LDPC码相比具有同样好的纠错性能。

分块归零处理Turbo译码器设计与实现

分块归零Turbo编码方案通过采用与分块并行译码相适应的帧分裂和归零编码处理,使码字具有适应分块并行译码的结构特性。相应算法仿真和FPGA设计实现表明,该方案首先无需在相邻分块间考虑重叠比特以保证误码性能,有助于提高短码块长时的译码吞吐率;其次,分块归零处理也使得译码单元内部的状态度量初始值为一个确定值,从而使得各个SISO之间的译码更加独立,降低了译码器FPGA实现复杂度;此外,分块归零的编码结构特性在迭代译码时能够更快收敛。

多路高清图像组合编解码光纤传输技术

针对多传感器视觉设备中高清相机的图像数据流量大、传输带宽要求高的特点,设计了一种基于FPGA的多路高清图像组合编解码器。其采用有限状态机工作方式,对像素数据进行重组编解码,并对多通道图像数据进行通道时分复用编解码,有效利用了光纤传输带宽。另外通过插入一种并行扰码对图像数据进行伪随机码调制解调,提高了光纤串行传输的稳定性。仿真和测试表明:该技术在传输速率达到10.312 5 Gbit/s时,实际有效数据传输速率达到6.6 Gbit/s,传输系统稳定性高,可广泛应用于高清图像数据的远距离传输。

以太网数据转发约束的高速LDPC码设计

为了灵活支持多种高速以太网接口，将低密度奇偶校验（LDPC）编码运用在以太网数据转发，取消传统数据包解码，提出了LDPC并行编码架构。在考虑1G到100G以太网物理层编码码字长度约束的基础上，分别设计了针对1G、10G、100G接口中最大通道速率的LDPC（192，120），LDPC（594，462），LDPC（1188，990）码字，实现了信道编码处理的低时延。仿真结果表明，构造的准循环LDPC码误码性能优，系统的处理时延小（考虑了编码时延和译码时延）。LDPC编码时延在0.58-1.17 μs之间，译码时延在3.20-4.26 μs之间，可以满足不同以太网接口的最大通道编译速率。

一种100 Gbit/s/400 Gbit/s光网络低时延FEC编译码的FPGA实现

在超100 Gbit/s光网络中,由于光信噪比恶化导致了误码严重等问题,因此在光网络中普遍使用前向纠错编码。传统的编码器时延大,不能满足目前高速光网络的需求,且与高速编码器相关的研究也非常少;译码器的研究大多集中在关键方程求解算法,针对降低时延方法的研究也较少。文章针对目前光网络中广泛使用的KP4前向纠错编码,即里德-所罗门(RS)(544,514)码,提出了递推并行的编、译码结构,并通过现场可编程门阵列实现,编码器吞吐量超过17 Gbit/s,延时<0.3μs,译码器吞吐量约为66 Gbit/s,延时约为0.17μs。

高速并行RS编译码系统实现技术

给出了一种高速并行 RS编译码系统的实现方法 ,并就其中的几个关键技术进行了分析。采用该技术实现的纠错系统 ,可以使误码率在 1 0 -3的情况下仍保证数据的高可靠。

基于申威421的视频解码的向量化并行

H.264解码器在申威平台移植后遇到解码效率低,视频播放不流畅等问题。为提升视频解码性能,满足国产申威平台用户的多媒体需求,首先对FFmpeg开源编解码库中H.264解码器进行了详细分析,使用性能分析工具找到视频解码的热点函数。然后充分利用申威处理器的向量扩展部件,对解码器运动补偿、DCT反变换等关键模块代码使用手工嵌入式汇编进行向量指令替换来缩短指令周期,实现向量化并行。最后对环路滤波代码中不能直接向量化的循环通过数组重组等方式满足向量化分析,然后进行向量化计算,更深层次挖掘多媒体并行能力,从而提升多媒体程序运行速度。实验结果表明,向量化后的视频解码性能最高提升了35.3%,释放了CPU资源,解决了视频播放不流畅的问题,有效推动了申威处理器市场化发展。

Fault-Tolerant Design of Spaceborne Mass Memory System

A fault-tolerant spaceborne mass memory architecture is presented based on entirely commercial-off-theshelf components.The highly modularized and scalable memory kernel supports the hierarchical design and is well suited to redundancy structure.Error correcting code(ECC) and periodical scrubbing are used to deal with bit errors induced by single event upset.For 8-bit wide devices, the parallel Reed Solomon(10, 8) can perform coder/decoder calculations in one clock cycle, achieving a data rate of several Gb/...