用于高速逻辑电路优化的改进Retiming算法

时序重排是一种同步时序电路性能优化的重要方法 .文中提出了一种改进时序重排算法 ,使时序重排可以更有效地与其它组合优化算法结合起来 ,共同提高同步时序电路的速度 .在各种不同的测试电路上得到的实验结果显示 ,这种算法在与其它组合优化方法的结合上 。

同步时序电路优化中的时序重构技术

本文论述了自８０年代初以来，同步时序电路优化方法中出现的时序重构技术的基本理论、方法和应用，并指出了此技术进一步实用化的几种方法。

一种用于高速逻辑电路综合优化的新算法

提出了一种改进时序重排算法 ,使时序重排可以更有效地与其他组合优化算法结合起来 ,共同提高同步时序电路的速度 .在各种不同的测试电路上得到的实验结果显示 ,这种算法在与其他组合优化方法的结合上 ,较以往的时序重排算法有很大的改进 .

一种基于路径分类的时序重构算法

讨论了FEAS算法的实现问题,对FEAS算法进行了改进,并提出一种能快速的完成同步时序电路的时序重构变换的方法。通过基于ISCAS89标准测试电路的试验数据,说明了这种算法能快速的完成同步时序电路的时序重构变换。