期刊导航
期刊开放获取
河南省图书馆
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
4
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
用于高速逻辑电路优化的改进Retiming算法
被引量:
1
1
作者
申旦
林争辉
《计算机辅助设计与图形学学报》
EI
CSCD
北大核心
2001年第6期481-484,共4页
时序重排是一种同步时序电路性能优化的重要方法 .文中提出了一种改进时序重排算法 ,使时序重排可以更有效地与其它组合优化算法结合起来 ,共同提高同步时序电路的速度 .在各种不同的测试电路上得到的实验结果显示 ,这种算法在与其它组...
时序重排是一种同步时序电路性能优化的重要方法 .文中提出了一种改进时序重排算法 ,使时序重排可以更有效地与其它组合优化算法结合起来 ,共同提高同步时序电路的速度 .在各种不同的测试电路上得到的实验结果显示 ,这种算法在与其它组合优化方法的结合上 。
展开更多
关键词
时序重排
超大规模集成电路
retiming
算法
逻辑综合器综合
优化
下载PDF
职称材料
同步时序电路优化中的时序重构技术
2
作者
张岩
叶以正
《计算机辅助设计与图形学学报》
EI
CSCD
北大核心
1997年第5期408-413,共6页
本文论述了自80年代初以来,同步时序电路优化方法中出现的时序重构技术的基本理论、方法和应用,并指出了此技术进一步实用化的几种方法。
关键词
同上时序电路
优化
时序重构
逻辑电路
下载PDF
职称材料
一种用于高速逻辑电路综合优化的新算法
3
作者
申旦
林争辉
《上海交通大学学报》
EI
CAS
CSCD
北大核心
2001年第2期212-215,共4页
提出了一种改进时序重排算法 ,使时序重排可以更有效地与其他组合优化算法结合起来 ,共同提高同步时序电路的速度 .在各种不同的测试电路上得到的实验结果显示 ,这种算法在与其他组合优化方法的结合上 ,较以往的时序重排算法有很大的改进 .
关键词
电路综合
电子设计自动化
时序重排
同步时序电路优化
大规模集成电路
下载PDF
职称材料
一种基于路径分类的时序重构算法
4
作者
周长江
常青
《微计算机应用》
2006年第5期570-573,共4页
讨论了FEAS算法的实现问题,对FEAS算法进行了改进,并提出一种能快速的完成同步时序电路的时序重构变换的方法。通过基于ISCAS89标准测试电路的试验数据,说明了这种算法能快速的完成同步时序电路的时序重构变换。
关键词
时序重构
同步时序电路
电路优化
电路综合
电子设计自动化
下载PDF
职称材料
题名
用于高速逻辑电路优化的改进Retiming算法
被引量:
1
1
作者
申旦
林争辉
机构
上海交通大学大规模集成电路研究所
出处
《计算机辅助设计与图形学学报》
EI
CSCD
北大核心
2001年第6期481-484,共4页
基金
美国 NSF项目 (960 2 485 )资助
文摘
时序重排是一种同步时序电路性能优化的重要方法 .文中提出了一种改进时序重排算法 ,使时序重排可以更有效地与其它组合优化算法结合起来 ,共同提高同步时序电路的速度 .在各种不同的测试电路上得到的实验结果显示 ,这种算法在与其它组合优化方法的结合上 。
关键词
时序重排
超大规模集成电路
retiming
算法
逻辑综合器综合
优化
Keywords
retiming
,
synchronous sequential circuits optimization
,
circuits synthesis
,
eda
分类号
TN47 [电子电信—微电子学与固体电子学]
下载PDF
职称材料
题名
同步时序电路优化中的时序重构技术
2
作者
张岩
叶以正
机构
哈尔滨工业大学微电子中心
出处
《计算机辅助设计与图形学学报》
EI
CSCD
北大核心
1997年第5期408-413,共6页
文摘
本文论述了自80年代初以来,同步时序电路优化方法中出现的时序重构技术的基本理论、方法和应用,并指出了此技术进一步实用化的几种方法。
关键词
同上时序电路
优化
时序重构
逻辑电路
Keywords
synchronous
logic circuit,
synthesis
and
optimization
,
retiming
.
分类号
TN791 [电子电信—电路与系统]
下载PDF
职称材料
题名
一种用于高速逻辑电路综合优化的新算法
3
作者
申旦
林争辉
机构
上海交通大学大规模集成电路研究所
出处
《上海交通大学学报》
EI
CAS
CSCD
北大核心
2001年第2期212-215,共4页
基金
美国国家科学基金!资助项目 (5 978East Asia andPacific Program -96 0 2 485 )
文摘
提出了一种改进时序重排算法 ,使时序重排可以更有效地与其他组合优化算法结合起来 ,共同提高同步时序电路的速度 .在各种不同的测试电路上得到的实验结果显示 ,这种算法在与其他组合优化方法的结合上 ,较以往的时序重排算法有很大的改进 .
关键词
电路综合
电子设计自动化
时序重排
同步时序电路优化
大规模集成电路
Keywords
Algorithms
Electric network
synthesis
Integrated
circuits
optimization
sequential
circuits
Synchronization
VLSI
circuits
分类号
TN47 [电子电信—微电子学与固体电子学]
下载PDF
职称材料
题名
一种基于路径分类的时序重构算法
4
作者
周长江
常青
机构
国防科学技术大学ATR 实验室
出处
《微计算机应用》
2006年第5期570-573,共4页
文摘
讨论了FEAS算法的实现问题,对FEAS算法进行了改进,并提出一种能快速的完成同步时序电路的时序重构变换的方法。通过基于ISCAS89标准测试电路的试验数据,说明了这种算法能快速的完成同步时序电路的时序重构变换。
关键词
时序重构
同步时序电路
电路优化
电路综合
电子设计自动化
Keywords
retiming
,
synchronous
sequential
circuits
, circuit optimizing, circuit
synthesis
, electronic design automation
分类号
TP301.6 [自动化与计算机技术—计算机系统结构]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
用于高速逻辑电路优化的改进Retiming算法
申旦
林争辉
《计算机辅助设计与图形学学报》
EI
CSCD
北大核心
2001
1
下载PDF
职称材料
2
同步时序电路优化中的时序重构技术
张岩
叶以正
《计算机辅助设计与图形学学报》
EI
CSCD
北大核心
1997
0
下载PDF
职称材料
3
一种用于高速逻辑电路综合优化的新算法
申旦
林争辉
《上海交通大学学报》
EI
CAS
CSCD
北大核心
2001
0
下载PDF
职称材料
4
一种基于路径分类的时序重构算法
周长江
常青
《微计算机应用》
2006
0
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部