电阻抗成像系统中采样信号电路的设计与实验验证

深入探讨了电阻抗成像(EIT)中的一个关键技术——采样信号电子电路的实现。详细阐述了电路的基本原理和技术要求,采用先进的电路设计理念和技术,基于高性能的FPGA双驱动系统设计一套肺通气可视化电阻抗成像设备的硬件电路,主要包括采样控制单元、压控恒流源模块、分时复用模块、差分放大电路和安全耐压隔离模块单元。讨论了采用控制单元和分时复用模块实现信号采集的方法。通过实验测试,验证了所设计的EIT硬件电路在信号采集过程中具有高精度和高稳定性的优点,能够满足临床肺通气成像的需求。

8位高速低功耗流水线型ADC优化设计研究

采用每级为1.5位精度的7级流水线结构,即7级子ADC设计一个8位80 MS/s的低功耗模数转换电路。通过设计精简且高效的数字校准和输出寄存模块,消除ADC实现过程中各种因素的影响,提高ADC的精度和信噪比。采用0.18μm CMOS工艺完成加工后,测得该ADC在输入信号为36.25 MHz,采样速率为80 MHz下的信噪比(SNR)为49.6 dB,有效位数(ENOB)接近8位,典型的功耗电流只有18 mA,整个ADC的芯片面积为0.5 mm^(2)。

基于列共用多采样技术的CMOS图像传感器读出电路设计

针对CMOS图像传感器中相关多采样(Correlated Multiple Sampling,CMS)技术在抑制噪声的同时使读出速度受影响的问题,设计了低噪声读出电路。读出电路采用列共用多采样技术,能够在不影响读出速度的情况下,抑制时域噪声和列固定模式噪声(Fixed Pattern Noise,FPN),改善CMOS图像传感器的成像质量。列共用多采样技术采用开关控制读出电路和像素的连接关系,以多列共用的读出电路对像素依次进行时序错开时间缩短的多次采样,完成所有像素量化的总时间保持不变。基于列共用多采样技术读出电路的降噪效果在110 nm的CMOS工艺下进行了仿真和验证。随着采样数M从1到4变化,读出时间没有增长,瞬态噪声仿真得到整个读出链路的输入参考噪声从123.8μV降低到60.6μV;加入列FPN进行仿真,输入参考失调电压由138μV降低到69μV。

基于两层流水线结构的FIR滤波器设计

本文提出了一种基于两层流水线体系结构的FIR滤波器的实现方案 (2HPFIR) .采用比输入采样频率快几倍的内部时钟频率 ,实现了乘加器件的高度复用 ,进而缩减了芯片面积 .根据滤波器的抽头数目N和内部时钟快于采样频率的倍数M ,在二层流水线结构的抽头链中 ,加入N/M - 1个抽头把运算分成N/M个组 .在流水线结构的组内形成M个阶段 ,组间形成N/M个阶段 .随着抽头数量的增长 ,此结构很容易扩展 ,且不会增加关键路径的延时 .此方法可以灵活应用到其它类似的专用滤波器设计中 .

交流电机控制系统的FPGA接口设计

为实现交流电机控制系统数据的输入/输出,用现场可编程门阵列(FPGA)进行硬件接口设计。采用电流传感器CSK7-5A和模/数转换器AD7705及FLEX10K10内部的嵌入式阵列块为缓冲器,设计了模/数转换数据进入缓冲器的控制模块FIFO1,完成了采样电路的设计。采用14个键作为外部控制接口输入来控制电机的正、反转,起、停及转速大小,通过译码电路将转速显示在五位数码管上。最后,进行了键盘和显示接口电路的顶层设计。使用硬件描述语言对FPGA进行编程,通过集成开发软件MAX+PLUSII中的仿真,证明了在写入缓冲器的频率为10MHz而读出频率为20MHz时,仍然有快速采样及键盘输入和数码显示的可行性。

数字音频功率放大器原理及实现

介绍了数字音频功率放大器的基本原理,并对其关键技术进行了详细论述。通过分析数字功率放大器芯片产品的发展动态,选用一套典型芯片研发了5.1声道全数字功率放大器,并结合单片机组成一个完整系统,从而向商业化应用推进。

基于TMS320C6X的红外焦平面成像电路关键技术的研究

本文介绍了以TMS32 0C6X为核心的红外焦平面成像电路的组成原理 ,并对几个关键性技术进行了分析。

一种高速高宽带主从式采样保持电路

基于0.13μm SiGe BiCMOS工艺设计并实现了一种新型高速高宽带主从式采样保持电路.该电路采用PMOS源极跟随器作输入级实现了直流耦合,使得低频、低偏置电压信号也可以被正常采样.采用Cherry-Hooper放大器将带宽提升至18GHz.通过主从式采样结构和交叉耦合电容消除了信号馈通,使用互补三极管抵消了时钟馈通的影响,将无杂散动态范围控制在33~38dB.对比结果表明,这种设计方案在带宽方面具有较大的优势,并且具有较高的采样率.

一种应用于CMOS图像传感器数字双采样ADC的PGA电路

提出了一种应用于CMOS图像传感器数字双采样模数转换器(ADC)的可编程增益放大器(PGA)电路。通过增加失调采样电容,采集PGA运放和电容失配引入的失调电压,在PGA复位阶段和放大阶段进行相关双采样和放大处理,通过数字双采样ADC将两个阶段存储电压量化,并在数字域做差,降低了PGA电路引入的固定模式噪声。采用0.18μm CMOS图像传感器专用工艺进行仿真,结果表明:在输入失调电压-30~30mV变化区间,提出的PGA的输出失调电压可以降低到1mV以下,相比传统PGA输出失调电压随输入失调电压单倍线性关系而言大大降低了列固定模式噪声。

“数字信号处理”课程中采样定理的一种推导方法

采样定理是"数字信号处理"课程的教学难点之一。现有的采样定理的推导方法与采样电路模型联系较少,使得学生在学习过程中对采样定理的物理意义了解不够清楚,本文给出了采样定理另一种推导方法。教学实践表明,本文推导方法的数学表达式能反映出采样过程中信号频谱的变化,有助于学生理解与掌握采样定理。

对噪声不敏感的视频同步分离

介绍数字视频处理中时钟发生器同步锁相的必要性。分析同步不稳对图像处理的影响。在大背景噪声下，提取同步信号的方案。实验表明，在极低估噪比下，可以使数字系统稳定同步。

基于实时调节GPS射频前端采样周期的INS辅助GPS组合导航方法

为了提高GPS卫星接收机在高动态环境下的跟踪能力,提出了一种基于GPS射频前端采样周期实时调节的INS辅助GPS组合导航方法。首先通过组合滤波器将INS导航信息和GPS导航信息进行融合,修正INS导航信息误差。然后利用修正后的INS导航信息和GPS导航电文,实时计算出载体相对于每颗卫星的多普勒频移,并将得到的多普勒频移换算为GPS中频信号载波的波长变化。最后根据载波的波长变化实时调节GPS接收机射频前端ADC的采样时间间隔,补偿因为多普勒频移导致的中频数字信号采样点变化,隔离多普勒频移对GPS接收机跟踪环路的影响。仿真结果表明,此方法可以在不改变传统GPS接收机跟踪环路结构的前提下,显著提升GPS接收机的高动态性能,即使在多普勒频移变化率为5000 Hz/s的情况下,GPS跟踪环路仍能可靠工作。

一种模数转换电路的关键设计技术研究

采用每级为1.5位精度的7级流水线结构也即7级子ADC设计了一个8位80MS/s的低功耗模数转换电路。重点考虑了该ADC中的采样保持电路和每一级子ADC中的动态比较器的结构设计,以提升整个ADC的性能、降低整个ADC的芯片面积和功耗。采用0.18μm CMOS工艺完成加工后,测得该ADC在输入信号为36.25MHz,采样速率为80MHz下的信噪比(SNR)为49.6d B,有效位数(ENOB)为7.98位,典型的功耗电流只有18m A,整个ADC的芯片面积为0.5mm2。

欠采样的射频发射机线性化方法

提出一种在欠采样条件下的经过混合结构设计的射频发射机线性化方法。该方法基于欠采样频率选择性的非线性模型来校正调制器产生的镜像干扰信号以及射频功率放大器的互调失真信号。实验结果表明LTE的70 MHz双载波信号在发射机采样速率从491.52 Ms/s降低至122.88 Ms/s时使用该组合方法较之前方法有10 d B的归一化最小均方误差改善以及10 d B的邻道功率泄露比抑制改善。

图像数字化加扰系统中采样信号产生电路

介绍了图像数字化加扰的基本原理，讨论了图像数字化加扰系统中的采样频率的选取问题。

一种新型静电除尘用高频高压电源的设计

提出了一种基于DSP的新型静电除尘(ESP)用高频高压电源设计方案。给出了电源的主电路、控制电路以及各采样电路的设计过程。电源主电路由IGBT(FZ900R12KE4)构成的H桥式电路组成;控制电路采用数字信号处理器DSP(TMS320F2812)为核心;采样电路主要采集三相进线电流、逆变输出电流、变压器油温及IGBT的温度等。实验表明,该静电除尘用高频高压电源运行稳定可靠,能够满足静电除尘的要求。

利用DMA模块的图像采集处理系统的优化设计

提出了一种利用DSP片内DMA模块进行数据搬移和存储处理,并应用于身份证识别系统的优化设计方案。该方案主要是基于原系统无法满足高速、大量的A/D采样数据的存储和处理而进行设计的。利用DMA的高效性和实时性,将A/D采样数据通过DMA模块再通过并口XINTF直接存储到片外SDRAM中,同时处理后的信号也可以直接通过USB3.0发送到上位机,提供一条高效的数据通路。在完成新系统的CMOS图像传感器、光电传感器、DSP、FPGA、SDRAM和USB3.0接口等硬件的功能实现后,最后测试验证了优化设计后的系统是可实行的,并能适应更广泛的使用领域。

基于四路ADC芯片交替采样的宽带信号采集系统设计

高速高精度大带宽的信号采集系统是宽带成像雷达的重要组成部分。针对单片高精度ADC的采样率无法满足大带宽成像雷达中频直接采样的问题,文中采用多路ADC芯片交替采样的方法,在保持采样精度不变的条件下提升系统采样率。设计了一种基于4片ADC12DJ3200交替采样的宽带信号采集系统,该系统中ADC单片采样率为3.4 GS·s^(-1),合成的总采样率为13.6 GS·s^(-1),量化位数12 bit。测试结果表明,在440 MHz到6140 MHz频率范围内,该系统的有效位大于7.2 bit,无杂散动态范围大于51 dB。

基于32位DSP的高压变频器电流电压采样电路

主要介绍了一种基于32位DSP芯片TMS320F2808的高压变频器电流电压采样电路,详细阐述了该采样电路拓扑结构及工作原理。基于高压变频器主电路特点,设计开发了针对变频器高压侧电流电压的采样电路,该电路主要包括输入输出电压取样电路,输入输出电流采样电路,DSP控制部分,最后通过对A/D转换结果的分析,表明该设计能够检测得出有效的高压变频器三相输入输出信号,具有一定的实际应用价值。

基于CMOS图像传感器的大动态微弱信号检测电路设计

为获得二维材料混合信号中微弱的调制信号,文中基于具有弱信号检测能力和大动态范围的CMOS图像传感器芯片S10122,选用ADI公司16位精度的LTC2204芯片和LTC1668芯片,使用两次采样模数转换(ADC)的方法设计一个大动态微弱信号检测电路。该电路在保证采样速率的前提下,可将16位ADC精度提高到18位,且采样速率达到20 MSPS。测试结果表明:文中电路能够有效地检测出微弱信号,且信号幅值随光强变化而变化。传感器采集到的信号能够通过USB模块有效传输至上位机,传输速率达到38.6 MB/s,实现了低精度ADC对微弱信号的高精度测量,满足实际探测需求。文中设计的两次采样电路具有电路结构简单、成本低、噪声干扰小的特点,与现有采样方法相比,具有更高的采样精度和速度,可为微弱信号的快速、高精度检测提供一种研究方向。