数字时代打卡学习行为对大学生英语学业自我概念影响的实证研究

在教育数字化时代,技术赋能英语学习成为新时代背景下实现深化外语教育改革、推动外语教育高质量发展的新趋势。打卡学习作为大学生自主学习英语的主要行为,其对学生英语学业影响作用和机制值得进一步探究。研究发现:数字时代大学生打卡学习具有普遍性,以获得物质奖励为主要动机,坚持打卡时长较短,而且行为投入和情感投入较多,认知投入较少;整体上大学生的英语学业自我概念较好,专业、年级和性别对于大学生英语学业自我概念未产生显著影响;大学生在打卡学习过程中所表现出的学习动机、投入度和坚持性对于提高大学生英语学业自我概念具有显著影响,特别是打卡学习投入度的影响效果显著;经过一段时间的打卡学习,大学生的英语学业自我概念,尤其是其下属的英语学习成就这一维度有显著提高。为进一步推进打卡学习对大学生英语学业自我概念的影响与应用,打卡学习平台要以优质内容为核心,不断升级功能设置;打卡学习者要增加学习投入度,摆正学习动机,长期坚持,树立正确的打卡学习观。

基于自助共享理念的智慧型开放实验室建设

全天候开放型实验室已经成为高校学生进行创新创业活动的主要场所,对于培养学生创新实践能力尤为重要,通过实验室的智慧管理可以实现学生即想即做的目标。基于自助共享理念的智慧型开放实验室适应了当前全天候开放实验室的需求,构建“易感知、好管理、可共享”的智慧实验室,为创新者提供环境舒适、配套齐全、自由开放的协作环境,解决仪器共享、设备电源管理、资产出借管理、盘点等痛点于一体的全天候开放型实验室难题,创新者可以全天候进入实验室开展创新创业活动,实验室管理者可以有效管理及维护实验室设备,同时可以有效地评估创新者使用实验设备的情况。

一种对小数N分频PLL的自抖动和时钟优化方法

提出了一种针对小数频率综合器的自抖动和时钟优化方法,该方法可以降低ΔΣ小数N分频锁相环(Phase Locked Loop,PLL)分数杂散,降低其带内相位噪声。小数ΔΣ调制器是一种有限状态机,其输出信号具有不可避免的周期性。因此,需要添加抖动序列以破坏周期性循环。设计了一种自抖动方法,该方法不需要通过外部电路来生成抖动。为了减少PLL的非线性对量化噪声的频谱搬移,利用高频时钟同步技术改善PFD量化效果。整个ΔΣ小数N分频PLL均采用了SMIC 0.18μm的CMOS工艺设计。仿真结果显示,设计的频率综合器覆盖了1.5~2.1 GHz的调节范围,在100 kHz偏移下的相位噪声小于-95 dBc/Hz,在1 MHz偏移下的噪声小于-110 dBc/Hz。在1.8 V的电源电压下,功耗仅为14.4 mW。

基于中兴MP390城域光网络的设计与实现

提出了一种基于中兴MP390城域光网络,该网络完成光网络拓扑图,主环、子环的光纤连接,设置节点的IP地址和节点间业务,利用线路连接完成对光纤线路连接的通道保护,并对主环进行复用段保护配置。通过以C为主时钟源,设计并实现了各子网节点的时钟、系统时钟。经测试结果表明,该网络运行稳定,设计内容满足了各项技术参数的要求。

基于优化自注意力神经网络的卫星钟差短期预报

为了提高卫星钟差短期预报精度,有效利用钟差数据之间的依赖关系,实现深层隐含特征提取与并行化计算,提出了一种序列到序列的基于优化自注意力机制的神经网络钟差预报模型(Informer)。首先,对自注意力机制进行概率稀疏性优化,合理分配权重,给出详细的稀疏优化方法,降低模型的训练与预报时长;其次,引入麻雀优化算法进行超参数优化,得到神经网络的最优超参数;然后,给出Informer模型钟差预报的具体步骤;最后,将Informer模型与已有模型进行实验对比。实验结果表明:在计算效率方面,LSTM模型、Transformer模型和Informer模型在输入长度低于336个历元时运行时间大致相同;在预报时间方面,Informer模型优势明显;利用12 h的数据建模,与QP、GM以及LSTM模型相比,Informer模型3 h的预报精度分别提高了66.83%、79.78%、71.11%,6 h的预报精度分别提高了50.50%、70.84%、53.54%,12 h的预报精度分别提高了37.91%、60.12%和15.74%,验证了Informer模型在钟差短期预报中具有较高的准确性和稳定性。

MEMS陀螺仪零偏温度特性分析及性能优化

零偏温度漂移是MEMS陀螺仪主要误差源之一,对MEMS陀螺仪零偏温度漂移误差源进行了分析。检测电路中延时相位的漂移是引起MEMS陀螺仪零偏温度漂移的主要原因。自时钟技术基于锁相环原理,将MEMS陀螺仪的驱动频率作为锁相环参考频率。陀螺仪检测电路的系统时钟频率跟随MEMS陀螺仪驱动频率而变化,两者始终保持固定的比例关系,最大限度地消除了延时相位变化。使用自时钟技术,将MEMS陀螺仪零偏温度漂移减小为原来的2%。

基于数字锁相环的FPGA多通道频率测量系统设计

针对传统频率测量电路复杂、采集速度较慢的问题,基于FPGA(现场可编程逻辑门阵列),采用全数字锁相环对待测量信号进行倍频,辅以自适应时钟模块、计数模块和串口接收发送模块,设计了多通道频率测量系统,从而达到精简电路并实现对多路待测信号的快速精准测量。实验结果表明,对于100 Hz~10 MHz频率的稳定信号,测量时间仅为100 ms,与标准频率计相比,相对误差<0.5 ppm(1 ppm=10^(-6))。可用于多路频率信号的实时采集测量。

基于多维度相互校验的线路电流差动保护自校正同步策略

针对目前线路电流差动保护普遍使用的基于内部时钟同步方法,分析了基于乒乓原理测量通道时延的内部时钟同步方法在出现通道路由不一致时,会造成差动保护不正确动作的可能性。提出了一种自适应的异常差流监视手段,同时结合线路两侧的电气量同步判据,能够可靠识别出线路电流差动保护同步异常的情况。在内部时钟同步的基础上,提出了一种结合电气量判据及外部时钟的自校正同步策略,该策略能够自动完成同步状态辨识,提高了差动保护抗通道收发路由不一致的能力。实验验证表明,所提出的基于多维度相互校验的电流差动保护自校正同步策略能够提高线路电流差动保护抗通道扰动的能力。

基于双区折射率耦合DFB激光器实现64 Gbit/s归零编码数据全光时钟恢复研究(英文)

使用双区折射率耦合DFB激光器对64 Gbit/s归零伪随机二进制序列(PRBS)信号的时钟恢复进行了仿真实验,并通过实验结果仔细分析了信号时间抖动,激光器锁定时间,锁定范围等评估时钟恢复系统性能的参数.

DFB激光器件自脉动的研究

在分析单区DFB激光器静态和动态特性的基础上 ,用数值模拟方法研究了双区DFB器件自脉动的产生机理及特性 .研究表明通过优化设计DFB激光器件的一些参量和控制激光器的外部条件 ,可以有效地提高自脉动的频率 ,增强自脉动的稳定性 ,为全光信号再生设备的研制提供理论基础 .

一种基于自学习补偿频漂的轻量级TPSN时间同步优化算法

TPSN时间同步算法是一种应用广泛的全局时间同步算法,其安全性和稳定性优于单向同步算法.但是该类算法无法补偿时钟频漂,满足较高同步精度下存在同步周期短,同步能耗大的问题.因此提出一种基于自学习的TPSN优化算法,将TPSN算法中的时钟误差看作时间和频漂的函数,通过简单计算时钟频漂,进而避免上述问题.仿真结果表明所提出的算法能够大幅延长同步周期,而且有效降低算法复杂度.

一种将测试集嵌入到Test-per-Clock位流中的方法

集成电路测试方案的关键在于测试向量产生器的设计.传统的测试方法在测试向量生成、测试应用的过程中,没有充分利用测试数据位流来构建测试向量,从而造成了测试时间和存储开销的增加.为了减少测试成本,提出了一种基于test-per-clock模式的内建自测试方法.通过对线性移位测试结构的分析,提出了一种递进式的反复测试生成方法:顺序求解输入位流,逆向精简,多次求解以获得更优值,最终将测试集以较小的代价嵌入到test-per-clock位流中.在测试应用时,只需存储求解后的最小输入流,通过控制线性移位的首位从而生成所需的测试集.实验结果表明,在达到故障覆盖率要求的前提下,能显著地减少测试应用时间和存储面积开销.

无线自组织网络时钟同步系统设计研究

在时钟同步方面(wireless sensor network,WSN),将WSN时钟同步方法应用到自组织网络当中,能解决传统方法的抗干扰性弱、同步精度差的问题;提出了无线自组织网络时钟同步系统设计研究方法,依据无线传感器网络和自组织网络具有相似属性的特点,运用脉冲位置测量法,分析无线传感器与网络时钟之间的关系,根据最小二乘原理,获得本地时钟数据实际值,更新本地自组织网络时钟,构建一套相对完整的无线自组织网络时钟同步系统,采用"连通域最小近似值"的实验方法,成功实现在ad hoc网络下时钟数据的同步;仿真实验数据表明,设计的无线自组织网络时钟同步系统在电磁开关控制下能实现一阀多控目的,操作更为简单,能保证数据传输准确、快速,同步时间数据的精度高,安全性能较好。

三区DFB激光器高速自脉动的研究

全光信号再生技术是超高速大容量全光网络中的核心技术,其中全光时钟提取是全光再生技术的关键,基于多区DFB激光器件自脉动进行时钟提取是最佳选择方案。基于双区DFB激光器件自脉动研究的基础上,对三区DFB激光器件的自脉动特性进行了讨论和数值模拟分析,并对提高自脉动频率的方案进行了研究。

异步环境中基于时钟精度差的时钟同步

在异步通信模型的基础上,提出了一个基于时钟精度差的时钟同步策略,并给出了一个完整的系统模型。研究的重点有3个方面:(1) 在时钟同步过程中使用单向信息传输策略,可以有效地减少网络负载;(2) 客户机使用本地节点的时间信息和来自于参考时钟的时间戳 信息构造一个线性数学模型,并获得本地时钟与参考时钟的运行精度差;(3) 根据本地节点计算出的时钟精度差,构造一个自适应的容错 模型,能够保证当本地节点与参考节点的连接出现故障时,本地的时钟同步系统还能够正常工作。该文不仅给出了一个详细的数学模型,而且还在实际的Internet环境中进行了模拟试验,取得了满意的结论。

基于局部动态自重构的微系统芯片低功耗设计研究

针对航天综合电子系统小型化对国产微系统芯片低功耗的设计要求,提出了一种基于局部动态自重构技术的片内动态时钟管理解决方案.分析微系统芯片功耗的构成,确定了以降低芯片动态功耗为切入点,采用集成数字时钟管理单元DCM替换晶振作为加速处理单元DSP芯片的时钟源.根据任务执行需求,应用局部动态重构技术,适时动态调整DSP的工作时钟,以降低空负载下芯片的能量损耗.测试结果表明,所提出的方案在保证实时性的同时,有效地降低微系统芯片的整体功耗.

一种具有新型时钟产生器的无源超高频RFID标签(英文)

给出一种符合ISO/IEC 18000-6B协议的超低功耗的无源超高频RFID标签。为了能够给标签数字基带处理提供准确的时钟,使用了一种超低功耗、自校正的时钟产生器,产生的时钟在-50℃-120℃或者0.7-1.6 V电源电压的范围内,偏差小于4%。此自校正时钟模块的功耗在0.7 V的电源电压下仅为364 nW。一个低压输出参考电压源也集成到了该标签芯片中,该模块产生0.96 V的基准且只消耗100 nA的电流。采用门控时钟和模块复用使功耗降低至1.17μW。该设计采用0.18μm的混合信号CMOS工艺,整个面积为0.75 mm×0.75 mm。测试结果显示该标签的灵敏度达到-10 dBm。

高速CMOS钟控比较器的设计

基于预放大锁存理论,设计了一种高速钟控比较器,它包括三个主要部分:预放大器、判断级电路、输出缓冲器。在SMIC 0.18μm CMOS工艺模型和1.8 V电源电压下,采用Hspice对比较器电路进行仿真,结果表明在500 MHz的时钟频率下,精度可达0.3 mV,功耗仅为26.6μW。该电路可以应用在高速Flash ADC电路中。

利用酵母双杂交研究铜绿微囊藻生物钟蛋白KaiB的自身相互作用

从铜绿微囊藻(Microcystis aeruginosa)PCC7820中克隆了生物钟基因kaiB,并将其克隆入酵母双杂交系统的两个质粒pGADT7和pGBKT7中。经测序验证后,将重组质粒pGADT7-kaiB和pGBKT7-kaiB转化酵母菌AH109进行自激活性和自身相互作用的检测和验证。结果表明,铜绿微囊藻生物钟蛋白KaiB无自激活性,KaiB蛋白自身能发生相互作用。因此,可用KaiB蛋白为诱饵利用酵母双杂交系统筛选文库钓取与KaiB发生相互作用的蛋白。

基于TCP拥塞控制的研究与分析

随着Internet的不断发展,网络上出现了大量流媒体和组播流量,同时也带来了拥塞现象的发生。首先介绍了拥塞产生的原因,并详细分析了基于TCP拥塞控制的机制。指出了当前网络技术环境中拥塞控制的新焦点。