基于FPGA的Serial RapidIO协议的设计与实现

在对RapidIO协议和Serial RapidIO(SRIO,下同)IPcore用户接口介绍的基础上,详细描述了Serial RapidIO交换架构在FPGA上的编程方法,并采用双缓存机制实现了位宽、数据流速的转换,完成了多SRIO节点间的高速数据通信,具有较强的通用性和可移植性。

基于SRapidIO及PCIe协议的雷达多通道数据光纤高速记录系统

针对目前雷达原始零中频数据后期重新分析的需求,实现低成本的雷达多通道高速数据记录的目的,通过对串行高速输入输出(SRIO)协议三层链路建立过程的分析与实测,设计了基于光纤传输的雷达数据接口,解决了雷达处理机与数据记录卡间Xilinx与Altera两个FPGA厂商SRIO协议互连的问题,以及设计了基于分页DMA控制的PCIe协议接口转换与数据乒乓记录系统,实现了数据传输接口的标准化,实现了高速数据的低成本与高可靠记录。本系统的实现解决了新体制雷达获取实测数据中面临的数据量大、数据通道多、雷达与记录端的远距离传输问题。

基于RapidIO技术的数据交换系统的设计与实现

RapidIO是一种基于包交换的体系结构,为高性能的嵌入式系统内部互连通信提供了良好的解决方案,其特点在于能提供多处理器系统点对点的对等通信能力,能够满足嵌入式系统对高速、高带宽、低延迟和低功耗的苛刻需求,在网络通信、存储网络、军事技术及工业自动化领域有着广泛的应用。设计了一种基于RapidIO技术的信号处理平台,具有可重构性的优点,算法工程师可以根据算法的具体需要,在不改变硬件平台的条件下,搭建出更加适合算法数据流向的的网络拓扑结构,从而提高平台的可复用性以及数据的传输速率。重新搭建出更加优化的DSP网络拓扑结构,从而提高数据的传输效率。

基于SRIO的数据传输设计

为解决大数据量传输系统中传输速率低、带宽小、可靠性差的问题,提出一种基于SRIO协议的FPGA间大量数据高速传输的设计方案。设计使用FPGA内嵌SRIO IP核对传输数据进行发送、解析和接收;使用FPGA内部GTP高速串行收发器作为物理层传输基础;利用光电转换模块实现光、电信号的转换,以完成数据远距离传输。通过测试验证本设计数据传输准确可靠,传输速率可达280 MB/s,且本方案已成功应用于遥测系统存储器地面测试台项目,可实现两FPGA设备间大量数据高速可靠传输。

基于SRIO交换的雷达通用数字信号处理模块设计

首先,介绍了通用数字信号处理模块的软硬件架构;接着,阐述了模块关键技术的实现,测试并分析了处理器的运算和传输能力;最后,给出一个使用该模块组建的雷达信号处理机。该模块具有较好的通用性、可重构性和扩展性,可被用于构建大规模的信号处理机。

一种面向SRIO交换网络的路由自动搜索及配置方法

提出了一种基于高速串行输入-输出(SRIO)网络的路由自动搜索及配置设计方法,该设计方案针对基于SRIO网络的通信系统,采用深度优先搜索(DFS)的算法搜索系统内的各个SRIO网络节点,并按照预设规则配置系统内各SRIO网络节点通信路径,实现SRIO网络组网通信的功能,支持RapidIO总线在现代航空电子系统中的广泛应用。

基于VPX的6U信号处理系统设计

VPX总线标准具有带宽高、实时性强、拓扑结构灵活、通用性强、抗恶劣环境能力强等优点,代表着新一代军用综合信息处理平台系统的发展方向[1]。设计一种基于VPX标准的6U信号处理系统,该系统提供了高带宽,支持串行Rapid IO以及PCIE等高速数据传输,为数据的高速交换提供了可能,满足了现代雷达、图像等信号处理系统对带宽和数据处理能力的要求。

基于1K×1K的多通道综合图像信号处理系统设计

介绍了一种面向1K×1K的多通道红外图像信号处理系统,该系统通过SRIO网络实现所有处理器节点的互联。高性能FPGA为多路红外图像提供了5 Gbps的传输速率以及大容量缓存,为实现图像拼接及图像量化提供了充足的资源,并有效缩短了图像拼接及量化时间。多核DSP以高主频、大内存、多核并行处理特点,实现了图像处理算法的高效率计算。

基于FPGA的射频收发前端系统设计

以Xilinx公司的V5系列FPGA芯片为研究对象,设计实现了一种基于VPX标准的6U射频收发前端信号处理系统。该系统主要由控制电路和射频电路组成,控制电路主要完成对外、对内的接口通信功能以及核心器件的控制。射频电路主要完成信号滤波、放大、正交上变频、功率放大等。设计的系统支持串行Rapid IO高速数据传输,为数据的高速交换提供了可能,满足了系统对带宽和数据处理能力的要求,经过验证系统的各项性能指标符合设计要求。

一种6.25Gb/s带预加重结构的低压差分发送器

采用SMIC 40nm CMOS工艺,设计了一种带预加重结构的低压差分(LVDS)发送器。低压差分驱动器采用双运放反馈控制电路,可稳定输出信号的摆幅。采用边沿检测电流注入的预加重电路,对输出进行高频预加重,克服了数据高速传输中高频信号的损失。该发送器的速率为6.25Gb/s,输出差分信号摆幅为300mV,预加重比例为3.5dB,功耗为7.1mW。该低压差分发送器可应用于高速IO物理层电路中。