期刊文献+
共找到214篇文章
< 1 2 11 >
每页显示 20 50 100
Research on Superscalar Digital Signal Processor
1
作者 DengZhenghong ZhengWei DengLei HuZhengguo 《医学信息(医学与计算机应用)》 2004年第2期64-67,共4页
Under the direction of design space theory,in this paper we discuss the design of a superscalar pipelining using the way of multiple issues,and the implement of a superscalar based RISC DSP architecture,SDSP.Furthermo... Under the direction of design space theory,in this paper we discuss the design of a superscalar pipelining using the way of multiple issues,and the implement of a superscalar based RISC DSP architecture,SDSP.Furthermore,in this paper we discuss the validity of instruction prefetch,the branch prediction,the depth of instruction window and other issues that can affect the performance of superscalar DSP. 展开更多
关键词 超标量结构数字信号处理器 结构空间理论 流水线作业 数字信号
下载PDF
Design of a Low Power DSP with Distributed and Early Clock Gating 被引量:1
2
作者 王兵 王琴 +1 位作者 彭瑞华 付宇卓 《Journal of Shanghai Jiaotong university(Science)》 EI 2007年第5期610-617,共8页
A novel clock structure of a low-power 16-bit very large instruction word (VLIW) digital signal processor (DSP) was proposed. To improve deterministic clock gating and to solve the drawback of conventional clock gatin... A novel clock structure of a low-power 16-bit very large instruction word (VLIW) digital signal processor (DSP) was proposed. To improve deterministic clock gating and to solve the drawback of conventional clock gating circuit in high speed circuit, a distributed and early clock gating method was developed on its instruction fetch & decoder unit, its pipelined data-path unit and its super-Harvard memory interface unit. The core was implemented following the Synopsys back-end flow under TSMC (Taiwan Silicon manufacture corporation) 0.18-μm 1.8-V 1P6M process, with a core size of 2 mm×2 mm. Result shows that it can run under 200 MHz with a power performance around 0.3 mW/MIPS. Meanwhile, only 39.7% circuit is active simultaneously in average, compared to its non-gating counterparts. 展开更多
关键词 digital signal processor (DSP) deterministic clock gating (DCG) distributed and early clock gating low power design pipeline
下载PDF
Design for Low Power Testing of Computation Modules with Contiguous Subspace in VLSI
3
作者 Ji-Xue Xiao Yong-Le Xie Guang-Ju Chen 《Journal of Electronic Science and Technology of China》 2009年第4期326-330,共5页
A kind of pseudo Gray code presentation of test patterns based on accumulation generators is presented and a low power test scheme is proposed to test computational function modules with contiguous subspace in very la... A kind of pseudo Gray code presentation of test patterns based on accumulation generators is presented and a low power test scheme is proposed to test computational function modules with contiguous subspace in very large scale integration (VLSI), especially in digital signal processors (DSP). If test patterns from accumulators for the modules are encoded in the pseudo Gray code presentation, the switching activities of the modules are reduced, and the decrease of the test power consumption is resulted in. Results of experimentation based on FPGA show that the test approach can reduce dynamic power consumption by an average of 17.40% for 8-bit ripple carry adder consisting of 3-2 counters. Then implementation of the low power test in hardware is exploited. Because of the reuse of adders, introduction of additional XOR logic gates is avoided successfully. The design minimizes additional hardware overhead for test and needs no adjustment of circuit structure. The low power test can detect any combinational stuck-at fault within the basic building block without any degradation of original circuit performance. 展开更多
关键词 ADDER design digital signal processors (DSP) low power test.
下载PDF
高性能数字信号处理器的集成电路设计与优化
4
作者 周凯迪 王翠萍 +1 位作者 李迎侠 贾玉凤 《集成电路应用》 2024年第6期48-49,共2页
阐述高性能数字信号处理器(DSP)的集成电路设计与优化,分析现有的设计流程、核心设计和优化技术,以及前端和后端电路的设计与布局优化方法,以提高DSP的性能和效率,降低功耗和成本。
关键词 集成电路设计 数字信号处理器 性能优化
下载PDF
精密光电跟踪转台的设计与伺服控制 被引量:24
5
作者 姬伟 李奇 +1 位作者 杨海峰 许波 《光电工程》 EI CAS CSCD 北大核心 2006年第3期11-16,72,共7页
以某型号电视制导导引头为背景,针对载体上光电跟踪系统的特点,设计研制了一种新型四轴精密光电跟踪转台。在介绍转台主要性能指标的基础上,从系统机械谐振、结构建模、元部件选型计算方面进行了详细分析和设计,给出了基于高速DSP控制... 以某型号电视制导导引头为背景,针对载体上光电跟踪系统的特点,设计研制了一种新型四轴精密光电跟踪转台。在介绍转台主要性能指标的基础上,从系统机械谐振、结构建模、元部件选型计算方面进行了详细分析和设计,给出了基于高速DSP控制器和数字滤波的复合闭环伺服控制策略和实现方案。实验测试结果达到预先制定的设计指标和精度要求,表明了系统设计方案的实用性和有效性。所设计转台能够在实验室条件下模拟弹、箭制导导引头和机载光电成像跟踪系统等的动力学特性和各种运动姿态,为实际系统的研制和改进提供重要参考依据和实验数据。 展开更多
关键词 光电跟踪转台 机械谐振 闭环伺服控制 数字信号处理器 数字滤波
下载PDF
三自由度永磁偏置混合磁轴承数控系统研究 被引量:7
6
作者 刘贤兴 朱熀秋 +2 位作者 全力 王德明 孙玉坤 《中国机械工程》 EI CAS CSCD 北大核心 2004年第24期2225-2228,共4页
在介绍永磁偏置径向 -轴向三自由度混合磁轴承结构及悬浮力产生原理的基础上 ,阐述了三自由度混合磁轴承数字控制系统的工作原理 ,讨论了以定点数字信号处理器TMS32 0LF2 4 0 7为核心的数字控制系统硬件构成及软件设计。控制器控制策略... 在介绍永磁偏置径向 -轴向三自由度混合磁轴承结构及悬浮力产生原理的基础上 ,阐述了三自由度混合磁轴承数字控制系统的工作原理 ,讨论了以定点数字信号处理器TMS32 0LF2 4 0 7为核心的数字控制系统硬件构成及软件设计。控制器控制策略选取抗积分饱和与微分突变的PID控制规律 ,用汇编语言编制了相应的数控软件。基于TDS2 4 0 7EA评估板 ,采用自主编制的数控软件 ,实现了三自由度混合磁轴承稳定工作。研究表明 ,以TMS32 0LF2 4 0 7为核心的数字控制系统不仅能够满足高速磁轴承控制器的要求 ,而且易于实现各种先进的控制策略。 展开更多
关键词 混合磁轴承 数字控制器 数字信号处理器 硬件 软件
下载PDF
利用DSP的实时图像识别系统的设计与应用 被引量:19
7
作者 任俊 涂晓昱 +2 位作者 傅一平 袁丁 李志能 《光电工程》 CAS CSCD 北大核心 2004年第2期66-69,共4页
以TMS320C6205为处理器,设计一种实时图像识别系统。用SAA7111和FPGA完成无 DSP干预的图像采集与存储,通过DMA实现图像传输与DSP识别的并行执行。系统将触发、采集、存储、识别等功能集成在一块PCI卡上,提高了系统的可靠性和安全性。与... 以TMS320C6205为处理器,设计一种实时图像识别系统。用SAA7111和FPGA完成无 DSP干预的图像采集与存储,通过DMA实现图像传输与DSP识别的并行执行。系统将触发、采集、存储、识别等功能集成在一块PCI卡上,提高了系统的可靠性和安全性。与基于采集卡和PC机的图像识别系统相比,该系统在保持相同的图像识别准确率的前提下,可以将识别速度提高约28.7%。 展开更多
关键词 图像识别系统 数字信号处理 硬件设计
下载PDF
汽车电动助力转向系统的硬件设计 被引量:15
8
作者 李伟光 林颖 王元聪 《华南理工大学学报(自然科学版)》 EI CAS CSCD 北大核心 2006年第2期52-56,共5页
电动助力转向系统(EPS)可根据路况及车况调整控制电机的助力状态,降低能源消耗,提高转向特性及行驶安全性.文中以高速数字信号处理器(DSP)为核心,设计了一个EPS的嵌入式系统;通过对DSP的选型、EPS的结构、控制原理与系统电路模块的分析... 电动助力转向系统(EPS)可根据路况及车况调整控制电机的助力状态,降低能源消耗,提高转向特性及行驶安全性.文中以高速数字信号处理器(DSP)为核心,设计了一个EPS的嵌入式系统;通过对DSP的选型、EPS的结构、控制原理与系统电路模块的分析,阐述了EPS嵌入式系统硬件的分层结构设计过程、EPS信号处理电路、助力电机和电磁离合器功率驱动控制电路;获得了扭矩传感器特性及信号处理电路的数据.试验结果表明,所采用的控制系统可实现EPS的基本功能. 展开更多
关键词 电动助力转向 嵌入式系统硬件 数字信号处理器 分层 驱动
下载PDF
采用DSP和FPGA多电机速度伺服驱动控制平台 被引量:22
9
作者 于凯平 郭宏 吴海洋 《电机与控制学报》 EI CSCD 北大核心 2011年第9期39-43,共5页
针对多电机速度伺服系统的需求,以及现有驱动控制器的不足,设计一种基于数字信号处理器(DSP)和现场可编程门阵列(FPGA)的驱动控制平台。采用浮点DSP作为主控制器,完成控制算法计算、接收控制指令、处理电机速度同步等功能;采用低成本FPG... 针对多电机速度伺服系统的需求,以及现有驱动控制器的不足,设计一种基于数字信号处理器(DSP)和现场可编程门阵列(FPGA)的驱动控制平台。采用浮点DSP作为主控制器,完成控制算法计算、接收控制指令、处理电机速度同步等功能;采用低成本FPGA作为从控制器,实现双口RAM、PWM发生、A/D采样控制和速度检测等功能。采用自顶至下的模块化设计方法,实现了DSP的程序设计和FPGA的功能设计。以2台无刷直流电动机(BLDCM)为控制对象,对驱动控制平台进行了功能验证。仿真和实验结果表明,该平台能够有效地同时完成对2台电机的速度伺服控制功能,并且该平台结构简单,具有良好的功能扩展性。 展开更多
关键词 速度伺服 多电机 速度同步 数字信号处理器 现场可编程门阵列
下载PDF
全数字交流伺服系统中旋转变压器信号的处理 被引量:12
10
作者 孟凡涛 梁淼 +1 位作者 张广栋 胜晓松 《电力电子技术》 CSCD 北大核心 2002年第1期51-53,共3页
详细介绍了一种全数字交流伺服系统中旋转变压器信号的处理方法。在对旋转变压器 数字转换器AD2S83性能分析的基础上 ,重点介绍了该芯片与主控芯片DSPTMS32 0F2 40的接口电路设计。
关键词 旋转变压器 数字信号处理器 全数字交流伺服系统 DSPTMS320F240 接口电路
下载PDF
基于数字信号处理器的保护装置的研究 被引量:13
11
作者 罗姗姗 贺家李 赵辉 《电力系统自动化》 EI CSCD 北大核心 1999年第13期30-32,共3页
为满足保护装置高分辨率、高采样率及快速计算的应用要求,提出了基于数字信号处理器(DSP)设计保护硬件的方案,详细给出了关于TMS320C30的接口设计和整体硬件设计方案。实践证明:宿主机结构的采用,不但大大减轻了硬件... 为满足保护装置高分辨率、高采样率及快速计算的应用要求,提出了基于数字信号处理器(DSP)设计保护硬件的方案,详细给出了关于TMS320C30的接口设计和整体硬件设计方案。实践证明:宿主机结构的采用,不但大大减轻了硬件设计的工作量,同时软件的开发也变得更加方便、快捷,缩短了保护的开发周期。 展开更多
关键词 数字信号处理器 保护装置 继电保护 电力系统
下载PDF
便携式数字信号处理课程实验教学平台设计 被引量:11
12
作者 杨智明 俞洋 姜红兰 《实验室研究与探索》 CAS 北大核心 2014年第1期76-80,共5页
利用DSP配合FPGA为硬件架构,设计实现了低成本、便携式的数字信号处理实验教学平台。该平台以数字信号处理器TMS320VC5509A为数据处理核心,通过FPGA对USB、ADC和DAC等外围设备进行控制,使实验系统能够与PC机进行通信,并完成模拟信号和... 利用DSP配合FPGA为硬件架构,设计实现了低成本、便携式的数字信号处理实验教学平台。该平台以数字信号处理器TMS320VC5509A为数据处理核心,通过FPGA对USB、ADC和DAC等外围设备进行控制,使实验系统能够与PC机进行通信,并完成模拟信号和数字信号间的转换功能。此外,该平台还可实现频谱分析、数字滤波器设计等经典数字信号处理算法。硬件调试结果表明,该平台可以产生信号处理所需的基本信号,并实现数字信号处理基本实验,利用该平台完成数字信号处理实验,可大大增强实验课程的直观性。 展开更多
关键词 数字信号处理 硬件实验平台 便携式 数字信号处理器 现场可编程门阵列
下载PDF
全数字交流永磁同步电机伺服系统设计 被引量:18
13
作者 李叶松 宋宝 秦忆 《电力电子技术》 CSCD 北大核心 2002年第3期26-28,共3页
介绍了一种全数字交流永磁同步电机伺服系统的软硬件组成及设计方案 ,系统采用数字信号处理器(DSP)ADMC4 0 1、单片机 89C5 2和FPGA组成核心控制电路 ,以智能功率模块构成主电路 ,具有通用紧凑的系统结构。实验及应用结果表明 ,该系统... 介绍了一种全数字交流永磁同步电机伺服系统的软硬件组成及设计方案 ,系统采用数字信号处理器(DSP)ADMC4 0 1、单片机 89C5 2和FPGA组成核心控制电路 ,以智能功率模块构成主电路 ,具有通用紧凑的系统结构。实验及应用结果表明 ,该系统设计合理 。 展开更多
关键词 永磁电机 伺服系统/数字信号处理器 智能功率模块
下载PDF
双数字信号处理的电流继电保护和测控装置的研制 被引量:5
14
作者 温渤婴 尚可 田保忠 《中国电力》 CSCD 北大核心 2003年第8期71-74,共4页
根据微机保护系统的快速、准确的发展趋势和DSP数字信号处理芯片的特点,设计并实现了一种双数字信号处理芯片结构的电流继电保护和测控装置,提高了数据处理速度。采用双端口随机存储器实现两处理器的通信。通过每周波多点数快速傅立叶... 根据微机保护系统的快速、准确的发展趋势和DSP数字信号处理芯片的特点,设计并实现了一种双数字信号处理芯片结构的电流继电保护和测控装置,提高了数据处理速度。采用双端口随机存储器实现两处理器的通信。通过每周波多点数快速傅立叶算法计算,实现对配电线路实时高精度测量、快速谐波分析等功能。微机保护算法采用了具有数字滤波功能的24点离散傅立叶变换算法,消除高次谐波的干扰,提高了电流保护的选择性和可靠性。 展开更多
关键词 电力系统 电流继电保护 测控装置 数字信号处理 微机保护系统 DSP
下载PDF
基于FPGA+DSP的嵌入式GPS数字接收机系统设计 被引量:9
15
作者 胡锐 薛晓中 +1 位作者 孙瑞胜 徐志伟 《中国惯性技术学报》 EI CSCD 北大核心 2009年第2期187-190,共4页
介绍了一种基于FPGA+DSP(高速数字信号处理器+现场可编程逻辑门阵列)模块化的数字嵌入式接收机系统设计。由天线及前端射频模块完成GPS信号的接收、下变频及A/D采样,充分利用FPGA的高速并行处理能力和可灵活编程配置的特点实现接收机的... 介绍了一种基于FPGA+DSP(高速数字信号处理器+现场可编程逻辑门阵列)模块化的数字嵌入式接收机系统设计。由天线及前端射频模块完成GPS信号的接收、下变频及A/D采样,充分利用FPGA的高速并行处理能力和可灵活编程配置的特点实现接收机的基带相关器和用户接口设计,并结合高速DSP的数字信号处理和丰富的片上外围设备实现接收机的信号处理、导航解算及系统间各部分的无缝连接。系统测试结果说明该数字GPS接收机具有功耗低、体积小、集成度高、工作性能稳定的特点。 展开更多
关键词 嵌入式 GPS数字接收机 数字信号处理器(DSP) 现场可编程逻辑门阵列(FPGA) 系统设计
下载PDF
基于DSP的飞行仿真转台控制系统 被引量:7
16
作者 扈宏杰 尔联洁 +1 位作者 吴森堂 陈文彪 《电气传动》 北大核心 2004年第2期35-36,共2页
文章介绍了一种新型的基于高速数字信号处理器(DSP),以永磁同步电动机(PMSM)为驱动部件的飞行仿真转台控制系统的原理及构成,并介绍了控制系统的硬件和软件结构。给出了一些实验结果。
关键词 飞行仿真转台 控制系统 DSP 高速数字信号处理器 矢量控制 永磁同步电动机 飞行器
下载PDF
嵌入式直流PWM伺服控制系统的设计研究 被引量:5
17
作者 毛佳 李洪文 苑森淼 《计算机测量与控制》 CSCD 2003年第6期420-422,共3页
提出了一种直流脉宽调制伺服控制系统的基本框架 ,其算法通过嵌入式数字信号处理器 (DSP)来实现。实验表明 ,在伺服控制系统中应用嵌入式DSP处理器易于实现复杂的控制算法 ,提高了系统的响应能力 ,而且硬件电路设计简单、可靠。
关键词 直流脉宽调制伺服控制系统 嵌入式数字信号处理器 DSP 力矩电机 数学模型 设计
下载PDF
基于BU-61580的1553B总线接口设计 被引量:22
18
作者 周远林 吴忠 丑武胜 《计算机工程与应用》 CSCD 北大核心 2010年第35期65-68,共4页
为提高1553B总线接口的实时性并简化接口逻辑,从总线接口的应用需求出发,设计了一种基于专用接口芯片和DSP控制器的1553B总线接口。该接口采用BU-61580作为协议引擎,采用TMS320F2812作为主处理器,只有少量的粘合逻辑,无需CPLD即可完成... 为提高1553B总线接口的实时性并简化接口逻辑,从总线接口的应用需求出发,设计了一种基于专用接口芯片和DSP控制器的1553B总线接口。该接口采用BU-61580作为协议引擎,采用TMS320F2812作为主处理器,只有少量的粘合逻辑,无需CPLD即可完成无缝衔接。该接口实时性好,可靠性高,硬件电路简单。以远程终端模式为例,对设计的1553B总线接口进行了测试验证。 展开更多
关键词 1553B总线 接口设计 协议芯片 数字信号处理器 远程终端
下载PDF
基于ADSP-TS201S的通用雷达信号处理机的设计 被引量:12
19
作者 顾颖 张雪婷 张飚 《现代雷达》 CSCD 北大核心 2006年第6期49-51,共3页
介绍了AD I公司新型DSP芯片ADSP-TS201S的主要性能,利用其超高性能的处理能力和易于构造多处理并行系统的特点,实现通用的雷达信号处理平台。采用将信号处理机划分为若干个模块的设计方法,使得研制周期短,系统可重构性好,对算法的适应... 介绍了AD I公司新型DSP芯片ADSP-TS201S的主要性能,利用其超高性能的处理能力和易于构造多处理并行系统的特点,实现通用的雷达信号处理平台。采用将信号处理机划分为若干个模块的设计方法,使得研制周期短,系统可重构性好,对算法的适应性强。最后以数字脉冲压缩的算法为例,介绍了软件实现的编程方法。 展开更多
关键词 数字信号处理机 模块化设计 TS-201S内嵌式处理芯片
下载PDF
四轴稳定跟踪转台伺服控制系统的研究与实现 被引量:5
20
作者 姬伟 李奇 杨海峰 《中国惯性技术学报》 EI CSCD 2005年第3期70-75,共6页
以四轴稳定跟踪伺服转台系统研制的实例出发,从系统总体结构,元、部件选型计算及控制系统的设计与实现等方面进行了详细介绍。针对系统难点,采用基于高速DSP控制器、以采样数字控制和信号滤波技术为基础的全闭环伺服控制方案。实验测试... 以四轴稳定跟踪伺服转台系统研制的实例出发,从系统总体结构,元、部件选型计算及控制系统的设计与实现等方面进行了详细介绍。针对系统难点,采用基于高速DSP控制器、以采样数字控制和信号滤波技术为基础的全闭环伺服控制方案。实验测试结果均达到了预先制定的设计指标和精度要求,表明了系统设计方案的实用性和有效性。 展开更多
关键词 伺服控制 闭环结构 数字信号处理器 四轴稳定跟踪转台
下载PDF
上一页 1 2 11 下一页 到第
使用帮助 返回顶部