实现R-Port电路的Set-C单元的两种设计

提出了实现r-port电路的set-C单元的两种不同实现方案set-C1与set-C2,给出了r-port电路及set-C1与set-C2的管级电路图,并分析了它们的工作原理。基于0.25μm标准CMOS无比(ratioless)工艺,给出了r-port电路的仿真图及set-C1与set-C2在上升延迟与平均功耗特性方面的HSPICE对比曲线。仿真结果表明,set-C1、set-C2的最小上升延迟分别为0.154ns和0.244ns,比值为1:1.58;set-C1较set-C2节省的最大功耗可达31%。由此得出set-C1较佳的结论。

异步控制set-C单元的三种CMOS实现

本文提出了由CMOS实现的带set置位端C单元电路(记为set-C单元)的三种不同实现方案,介绍了每种方案下的管级电路及工作原理。采用0.25um标准CMOS工艺的瞬态仿真验证了所提出设计方案的正确性。通过HSPICE仿真,给出了三种方案的能耗、上升延迟与下降延迟的对比曲线。仿真结果表明,方案一较方案二的节能可达46%,较方案三的节能可达13%,由此得出方案一较佳的结论。