一种高精度音频Sigma-Delta DAC的设计

设计了一种应用于音频Codec的高精度Sigma-Delta DAC,针对数字插值滤波器占用面积大的问题,提出了乘法器复用的方法,减少数字电路的硬件消耗。为解决Sigma-Delta调制器多比特量化引起的非线性问题,引入DWA(Data Weight Average)算法,提高系统的精度。此外,DCT(Direct Charge Transfer)电路用于实现数字域到模拟域的高精度转换。电路采用0.18μm CMOS工艺,整体DAC的信噪比为105.7dB@1150Hz,有效位数达到17.26bit。

低功耗小面积Sigma-Delta DAC数字电路的设计与研究

为满足音频解码DAC中小面积、低功耗、高性能的设计要求,采用左右声道复用一个插值滤波器,插值滤波器采用存储器实现的两级无限冲击响应(IIR)滤波器和梳状滤波器实现128倍的插值,有效地减小了整个插值滤波器所占的面积。数字调制器采用三位量化的三阶反馈结构Sigma-Delta调制器,减小了后端模拟滤波器的设计难度,增加系统的性能。该设计在SMIC 110nm工艺上实现,数字部分的面积为0.102 mm^2,功耗为0.179 mW,测试信噪比为112 dB。分析结果表明,在不影响信噪比的情况下使用IIR滤波器比FIR滤波器可实现更小的面积和更低的功耗,满足小面积、低功耗、高性能的设计要求。

SIGMA-DELTA DAC板的设计技术

介绍了一种新型的ＤＡＣ板──ＳＩＧＭＡ－ＤＥＬＴＡ ＤＡＣ的设计技术，给出了ＤＡＣ板的设计原理框图，详细叙述了ＳＩＧＭＡ－ＤＥＬＴＡ ＤＡＣ的硬件设计及软件调试结果。

一种16位电流舵DAC的高精度前台校准方法

基于28 nm CMOS工艺,采用一种高精度的前台校准技术设计了一款16 bit电流舵数模转换器(Digitalto-analog converter,DAC)电路。该前台校准算法对16 bit数据对应的所有电流源进行校准,并且使用的电流源只有两种大小,降低校准难度的同时也提升了校准的精度。该校准电路引入了两种校准补充电流,分别用于温度和输出电流变化引起电流源失配的补偿,进一步减小了DAC电流源的失配,有效提高了DAC的整体性能。采用校准后,在-40~85℃温度范围内,微分非线性≤0.8 LSB,积分非线性≤2.0 LSB,200 MHz输出信号下无杂散动态范围≥75.3 dB。该校准方法提高了DAC的温度稳定性。

一种基于分段电阻的低功耗电流舵DAC

基于SMIC 180 nm标准CMOS工艺,设计了一款面积仅为320μm×150μm的10 bit分段式电流舵数模转换器(DAC)。该设计采用“5+5”式分段,通过电阻实现高位子DAC的量化阶梯,从而减小高位子DAC所需电流。与原始的电阻量化结构相比,改变电流流向,节约了一半的电流源数量。同时通过校准电阻的方式,有效校准了结构中存在的特殊非理想特性。仿真验证结果表明,本分段电流舵DAC微分非线性(DNL)和积分非线性(INL)最大值分别为0.09 LSB和0.34 LSB,无散杂动态范围为64.52 dB,功耗为8.58 mW。与传统结构相比,该结构面积减小约80%,有效减小分段式电流舵DAC的功耗以及面积。

基于DAC阵列的光交叉芯片控制驱动系统

为标定光交叉芯片驱动电压,控制光交叉芯片实现光路由功能,提出并搭建了基于多通道DAC(Digital to Analog Converter)阵列的控制驱动电路系统。系统主要由控制系统模块、多路驱动电路模块及上位机控制模块构成。控制电路和驱动电路具有调校简单、可双极性输出、输出路数多、加电精确度较高的特点,解决了当前驱动电路工作繁琐、加电极性单一、加电路数少、精度差的问题。上位机控制模块除了可控制驱动电路施加控制电压外,还可接收来自数据采集装置采集到的光功率信号作为控制驱动系统的反馈信号。通过分析控制电压与光功率之间的关系,可得到最佳的光交叉芯片控制驱动电压。系统测试实验结果表明,该系统能提供高精确度的双极性驱动电压,有效地对光交叉芯片进行驱动。可在较短的时间内标定出光开关的控制电压,完全可以满足有源光交叉芯片控制中对驱动电压的需求。该系统在光交叉芯片控制方面具有一定的应用价值。

新型辊压机DAC弧形双曲线进料装置的特性分析

针对辊压机进料装置的运动轨迹对系统效能影响较大,本文设计了一种新型DAC双曲线进料装置,对其结构组成进行了分解。通过对进料口、侧挡板、调节插板和驱动装置等四个关键要素的研究,提出了沟谷聚落式进料口、同轴层叠式侧挡板、透空式斜插板及智能一体化执行器的设计方法,并将结构特性进行了分析。经过产品设计后应用的情况,结果表明该DAC弧形双曲线进料装置可以将联合粉磨系统产量由210 t/h提高到237 t/h,提升幅度为12.8%,电耗由34.2 kWh/t降至31.9 kWh/t,增产节能效果比较明显。

采用Mash2-1架构的高精度Sigma-Delta ADC设计

鉴于模数转换器(ADC)在芯片和混合信号处理领域举足轻重的作用,为探索进一步提高模数转换器精度的可能性,满足当今应用系统对模数转换精度的新需求,设计一款基于Mash2-1级联架构的sigma-delta ADC。设计采用TSMC 180 nm CMOS工艺,在完成调制器电路的同时,使用Verilog代码方式实现了配套的误差消除以及数字抽取滤波器。对调制器进行了建模及非理想因素的分析,并通过使用斩波调制技术等手段对电路的非理想性进行优化。经仿真验证,结果表明,本设计在3.3 V电源、27℃工作环境、TT典型工艺条件下,表现出优异的信噪比,总谐波失真等性能指标也较理想,适用于高精度、低失真的应用场合。

一种12位低功耗电阻串架构DAC

利用分段式电阻串结构,基于CMOS工艺设计了一款12位3.4 MHz低功耗数模转换器(DAC)芯片。结合建立速度和静态性能的设计指标,确定“5+7”式分段结构,在保证建立速度的条件下考虑到电阻的失配性,实现良好的微分非线性(DNL)和积分非线性(INL)特性。后仿真结果表明,在3.4 MHz速度下,常温下DNL为0.14 LSB,INL为1 LSB,在-40~125℃下,DNL为0.6 LSB,INL为2 LSB,并且表现出-84 dB的总谐波失真(THD),以及在3 V电压下378μW的极低功耗,版图面积缩小到1.09 mm×0.91 mm。

基于FPGA的R2R DAC设计与仿真

随着通信技术和数字信号处理技术的快速发展,对数模转换器(DAC)提出了更高的要求,尤其在转换速度和转换精度方面,为此,设计了一种高精度的数字DAC系统。该系统包括DAC模块、电源电路和模拟滤波模块。其中,DAC电路设计是基于R2R电阻网络的架构,使用分立元器件设计的一种16位高性能数模转换器。输入端采用的是I2S通信接口,将输入的串行数据转为并行数据,再传输至电阻网络,经过DAC完成数模转换。通过设计的模拟滤波器对输出的模拟信号进行滤波处理,可使整个系统满足高精度和高分辨率的要求。最后,使用FPGA测试和验证该系统,发现数据转换结果达到了预期目标。

高精度音频Sigma-Delta调制器综述

Sigma-Delta(Σ-Δ)模数转换器(ADC)基于过采样和噪声整形技术,可实现高分辨率,具有无源器件匹配性要求低、结构简单等特点。在高精度音频领域,Σ-ΔADC能够实现高动态范围和良好的功率效率得到了广泛的关注和应用。近年来,依托先进工艺、先进技术进行低功耗高精度的音频ADC的设计已经成为新的研究热点。然而随着工艺技术向低节点的持续发展、电源电压的不断降低,使得Σ-ΔADC的电路设计更具挑战性。该文对高精度音频Sigma-Delta调制器的离散型设计、连续型设计的研究现状进行综述,为高精度音频Sigma-Delta调制器设计提供理论支撑,并给出研究前景展望。

高精度Sigma-Delta调制器设计

近年来,在过采样型模数转换器中,Sigma-Delta模数转换器以其较高的精度成为模数转换器的热点。介绍了一种高精度低功耗的Sigma-Delta调制器设计。使用Matlab工具完成三阶一位量化CIFF结构的系统仿真,在系统级仿真结果的指导下,积分器采用分级结构优化电路结构。积分器电路模块设计采用了全差分式开关电容电路,抑制了谐波失真对输出精度的影响。仿真结果显示:5 S/s挡位时,对应的PVT组合中最低有效位数为17.67 bits;2 kS/s挡位时,对应的PVT组合中最低有效位数为15.89 bits,整个调制器功耗低于3 mW。通过改进调制器整体架构、积分器结构和量化器的设计方法,降低了调制器功耗,提升了调制器精度。

基于ATE的高速DAC射频参数SFDR测试技术优化

利用集成电路自动测试设备(ATE)测试高速DAC射频参数时,由于ATE测试板PCB走线较长、损耗较大以及机台提供的信号抖动比实装大等原因,导致ATE上高速DAC射频参数测试指标低于实装测试值。为此,文中介绍DAC电路的工作原理和测试方法;其次为解决上述问题,对测试码的生成以及PCB的布局等进行一系列改进,并将改进前后的测试值与典型值进行对比。结果表明,改进措施成效显著,大大优化了高速DAC射频参数的测试指标,使得SFDR等高频DAC动态类参数指标接近或达到实装测试值。

基于DWA 算法的DAC 芯片译码电路设计

本文主要讲述了基于DWA算法的DAC芯片译码电路的设计过程,给出了具体的设计思路。在设计过程中,使用温度计码来降低数字码切换瞬间输出的模拟信号产生的噪声,使用DWA算法来避免将较大的工艺匹配误差带入到输出的模拟信号中,本设计可以用于解决由于工艺误差所导致的电流源失配的问题。本文以5位输入信号的DAC芯片开关控制信号生成电路为例,利用ModelSim和Quartus II软件对代码进行了仿真,验证了设计思路的实现效果,基本判断设计方案可行。

一种sigma-delta ADC数字抽取滤波器设计与实现

数字滤波器是sigma-delta模数转换器的主要组成部分,用于对调制器输出信号的滤波和抽取。本文设计的数字滤波器是由间接型级联积分梳状滤波器组成。在说明CIC滤波器原理的基础上,通过Verilog实现并验证其功能与性能。

低分辨率ADCs/DACs和低质量RF链技术辅助的D2D协助去蜂窝大规模MIMO系统

为了有效地解决当前频谱资源稀缺的问题,同时满足未来对大规模的无线接入和高速率的急剧需求,本文提出了低分辨率模数转换(analog-to-digital converters, ADCs)/数模转换(digital-to-analog converters, ADCs)和低质量射频(radio frequency, RF)链技术辅助的终端直连(device-to-device, D2D)协助去蜂窝大规模多入多出(multiple-input multiple-output, MIMO)系统,通过D2D分担数据传输压力,低分辨率ADCs/DACs和低质量RF链技术可用于减少硬件开销,从而提升系统传输速率与能量效率。研究发现增加接入点(access points, APs) APs数量、AP天线数量和D2D用户(D2D user, DUE)天线数量可以有效地提升系统的总速率,当比特数等于16或质量因子等于1时,系统总速率和总能量效率达到最优。此外,增加DUEs密度可以极大地提升系统的性能。研究结果为未来去蜂窝大规模MIMO的实际部署提供了参考方案。

DAC重磅新品,芯动神州发布DAC2167LFP-250高速DAC芯片

株式会社村田制作所(以下简称“村田”)已开发出了能够以超高水平精度检测姿态角和自身位置的小型6轴惯性传感器“SCH16T-K01”,主要用于工业设备用途。目前已开始提供样品,量产计划于2024年3月开始。以该产品为首的下一代6轴产品SCH16T系列今后将逐步扩大产品阵容。随着工业设备的高功能化,配备的电子元件数量也在不断增加,因此,传感器封装需要实现小型化。此外,由于工业设备的自动化程度不断提高,精确获取动态姿态角(1)和自身位置的需求也在不断增加。传感器各轴(X轴、Y轴和Z轴)的正交性是更精确地估算动态姿态角的一个重要因素,迄今为止,为了确保正交性,用户必须通过其他设备外部校准。

DAC重磅新品,芯动神州发布DAC2167LFP-250高速DAC芯片

芯片设计公司芯动神州微电子最新推出了一款高速数模转换芯片DAC2167LFP-250。该款芯片为双通道DAC芯片,分辨率为16bit,最高采样率达250MSPS。该芯片具有低噪声、低杂散、低交调失真的特点,并允许输出超过奈奎斯特频率的信号。由于该芯片具有高速、高精度和功能灵活等特性,在多个领域具有广泛的应用。

基于低分辨率DAC的IRS辅助去蜂窝大规模MIMO系统联合预编码设计

本文研究了下行链路智能反射面(Intelligent Reflective Surface, IRS)辅助去蜂窝大规模MIMO(Cell-Free Massive Multiple-Input Multiple-Output)系统,其中每个接入点(Access Point, AP)都采用了低分辨率的数模转换器(Digital-to-Analog Converters,DAC)。本文将IRS应用于去蜂窝系统并在AP处配备低分辨率DAC,进一步降低了硬件成本和功耗。采用加性量化噪声模型对低分辨率DAC进行数学建模,进而建立了下行链路用户和速率的表达式。由于公式具有非凸性和高复杂性,本文提出了一个交替优化框架来解决此问题,从而提高用户和速率。特别地,我们通过分数规划解耦这个问题,并采用拉格朗日乘子法和半定规划(Semi-Definite Programming,SDP)方法求得预编码矩阵和相移矩阵的表达式。最后,仿真结果表明,与传统的去蜂窝网络相比,该方案下的网络容量可以显著提高。

基于ARM Integrator的Sigma-Delta音频DAC的实现

介绍了ARM公司的一款FPGA验证开发平台ARMIntegrator,以及基于该平台设计的Sigma-Delta音频DAC的实现.在详细介绍Integrator的各个模块的基础之上,利用开发平台的FPGA上验证实现了一个1阶的6位的Sigma-Delta型的DAC,主要包括Sigma-Delta DAC的原理与主要电路,FPGA验证实现过程中的DAC数字滤波器以及调制器的设计以及验证流程,通过virsi m仿真时序波形,验证了所设计的DAC正确性和可实现性.