期刊文献+
共找到15篇文章
< 1 >
每页显示 20 50 100
Simulation of grain boundary effect on characteristics of ZnO thin film transistor by considering the location and orientation of grain boundary 被引量:1
1
作者 周郁明 何怡刚 +1 位作者 陆爱霞 万青 《Chinese Physics B》 SCIE EI CAS CSCD 2009年第9期3966-3969,共4页
The grain boundaries (GBs) have a strong effect on the electric properties of ZnO thin film transistors (TFTs). A novel grain boundary model was developed to analyse the effect. The model was characterized with di... The grain boundaries (GBs) have a strong effect on the electric properties of ZnO thin film transistors (TFTs). A novel grain boundary model was developed to analyse the effect. The model was characterized with different angles between the orientation of the grain boundary and the channel direction. The potential barriers formed by the grain boundaries increase with the increase of the grain boundary angle, so the degradation of the transistor characteristics increases. When a grain boundary is close to the drain edge, the potential barrier height reduces, so the electric properties were improved. 展开更多
关键词 simulation zno thin film transistor grain boundary
下载PDF
Numerical study on the dependence of ZnO thin-film transistor characteristics on grain boundary position
2
作者 张安 赵小如 +2 位作者 段利兵 刘金铭 赵建林 《Chinese Physics B》 SCIE EI CAS CSCD 2011年第5期347-352,共6页
The dependence of transistor characteristics on grain boundary (GB) position in short-channel ZnO thin film transistors (TFTs) has been investigated using two-dimensional numerical simulations. To simulate the dev... The dependence of transistor characteristics on grain boundary (GB) position in short-channel ZnO thin film transistors (TFTs) has been investigated using two-dimensional numerical simulations. To simulate the device accurately, both tail states and deep-level states are taken into consideration. It is shown that both the transfer and output characteristics of ZnO TFTs change dramatically with varying GB position, which is different from polycrystalline Si (poly-Si) TFTs. By analysing the mechanism of the carrier transportation in the device, it is revealed that the dependence is derived from the degrees of carrier concentration descent and mobility variation with CB position. 展开更多
关键词 grain boundary zno thin film transistors trap states simulation
下载PDF
Effect of grain boundary on electric performance of ZnO nanowire transistor with wrap-around gate
3
作者 周郁明 何怡刚 《Journal of Central South University》 SCIE EI CAS 2011年第4期1009-1012,共4页
A novel grain boundary(GB) model characterized with different angles and positions in the nanowire was set up.By means of device simulator,the effects of grain boundary angle and location on the electrical performance... A novel grain boundary(GB) model characterized with different angles and positions in the nanowire was set up.By means of device simulator,the effects of grain boundary angle and location on the electrical performance of ZnO nanowire FET(Nanowire Field-Effect Transistor) with a wrap-around gate configuration,were explored.With the increase of the grain boundary angle,the electrical performance degrades gradually.When a grain boundary with a smaller angle,such as 5° GB,is located close to the source or drain electrode,the grain boundary is partially depleted by an electric field peak,which leads to the decrease of electron concentration and the degradation of transistor characteristics.When the 90° GB is located at the center of the nanowire,the action of the electric field is balanced out,so the electrical performance of transistor is better than that of the 90° GB located at the other positions. 展开更多
关键词 氧化锌纳米线 场效应晶体管 小角度晶界 电气性能 环绕 zno 中心位置 晶体管特性
下载PDF
Carrier Transport Across Grain Boundaries in Polycrystalline Silicon Thin Film Transistors 被引量:1
4
作者 陈勇 ZHANG Shuang +5 位作者 李璋 HUANG Hanhua WANG Wenfeng ZHOU Chao CAO Wanqiang 周郁明 《Journal of Wuhan University of Technology(Materials Science)》 SCIE EI CAS 2016年第1期87-92,共6页
We established a model for investigating polycrystalline silicon(poly-Si) thin film transistors(TFTs).The effect of grain boundaries(GBs) on the transfer characteristics of TFT was analyzed by considering the nu... We established a model for investigating polycrystalline silicon(poly-Si) thin film transistors(TFTs).The effect of grain boundaries(GBs) on the transfer characteristics of TFT was analyzed by considering the number and the width of grain boundaries in the channel region,and the dominant transport mechanism of carrier across grain boundaries was subsequently determined.It is shown that the thermionic emission(TE) is dominant in the subthreshold operating region of TFT regardless of the number and the width of grain boundary.To a poly-Si TFT model with a 1 nm-width grain boundary,in the linear region,thermionic emission is similar to that of tunneling(TU),however,with increasing grain boundary width and number,tunneling becomes dominant. 展开更多
关键词 carrier transport grain boundaries thin film transistors polycrystalline silicon
下载PDF
Structural and electrical properties of single crystalline and bi-crystalline ZnO thin films grown by molecular beam epitaxy
5
作者 路忠林 邹文琴 +1 位作者 徐明祥 张凤鸣 《Chinese Physics B》 SCIE EI CAS CSCD 2010年第7期399-403,共5页
C-oriented ZnO epitaxial thin films are grown separately on the a-plane and c-plane sapphire substrates by using a molecular-beam epitaxy technique. In contrast to single crystalline ZnO films grown on a-plane sapphir... C-oriented ZnO epitaxial thin films are grown separately on the a-plane and c-plane sapphire substrates by using a molecular-beam epitaxy technique. In contrast to single crystalline ZnO films grown on a-plane sapphire, the films grown on c-plane sapphire are found to be bi-crystalline; some domains have a 30~ rotation to reduce the large mismatch between the film and the substrate. The presence of these rotation domains in the bi-crystalline ZnO thin film causes much more carrier scatterings at the boundaries, leading to much lower mobility and smaller mean free path of the mobile carriers than those of the single crystalline one. In addition, the complex impedance spectra are also studied to identify relaxation mechanisms due to the domains and/or domain boundaries in both the single crystalline and bi-crystalline ZnO thin films. 展开更多
关键词 zno grain boundaries complex impedance spectra single crystalline and bi-crystallinethin films
下载PDF
ZnO压敏电阻残压比的影响因素分析 被引量:20
6
作者 胡军 龙望成 +1 位作者 何金良 刘俊 《高电压技术》 EI CAS CSCD 北大核心 2011年第3期555-561,共7页
ZnO压敏电阻作为避雷器的核心元件,已经被广泛地应用于电力系统雷电防护设备之中。残压比是ZnO压敏电阻避雷器的重要参数,它决定了电力系统的过电压保护水平和电力设备绝缘要求。为此,分析了ZnO压敏电阻残压比的宏观影响因素,利用维诺... ZnO压敏电阻作为避雷器的核心元件,已经被广泛地应用于电力系统雷电防护设备之中。残压比是ZnO压敏电阻避雷器的重要参数,它决定了电力系统的过电压保护水平和电力设备绝缘要求。为此,分析了ZnO压敏电阻残压比的宏观影响因素,利用维诺网格模型和晶界导电模型研究了微结构参数和晶界参数对ZnO压敏电阻残压比的影响规律。晶粒尺寸、晶粒不均匀度、晶粒施主数密度和晶界表面态密度主要在参考电压区域影响残压比,而晶粒电阻率主要在残压区域影响残压比。基于相关分析结论,提出了低残压比ZnO压敏电阻的试验研究路线,为研究低残压比ZnO压敏电阻提供了基本的理论依据和指导方向。 展开更多
关键词 zno压敏电阻 避雷器 残压比 维诺网格 晶界模型 数值仿真
下载PDF
基于直流磁控溅射室温制备ZnO薄膜研究 被引量:9
7
作者 赵晓锋 温殿忠 高来勖 《人工晶体学报》 EI CAS CSCD 北大核心 2008年第2期461-465,共5页
采用直流磁控溅射法在p型<100>晶向单晶硅衬底上室温制备ZnO薄膜,对室温制备的ZnO薄膜分别在500℃、600℃、700℃进行高温退火,通过采用X射线衍射(XRD)、拉曼光谱和场发射扫描电子显微镜(SEM)、HP4145B型半导体参数测试仪分析不... 采用直流磁控溅射法在p型<100>晶向单晶硅衬底上室温制备ZnO薄膜,对室温制备的ZnO薄膜分别在500℃、600℃、700℃进行高温退火,通过采用X射线衍射(XRD)、拉曼光谱和场发射扫描电子显微镜(SEM)、HP4145B型半导体参数测试仪分析不同退火温度对室温生长ZnO薄膜微结构、表面形貌和I-V特性影响。实验结果表明,室温生长的ZnO薄膜为非晶态,随退火温度增加,ZnO薄膜出现(002)、(100)、(101)晶面衍射峰且逐渐增强,晶粒大小相对增加,在700℃退火后,呈高度c轴择优取向,晶粒间界明显,拉曼光谱E2模增强。 展开更多
关键词 直流磁控溅射 zno薄膜 晶粒 晶粒间界
下载PDF
ZnO薄膜微结构变化对光电特性的影响 被引量:6
8
作者 刘秉策 刘磁辉 +1 位作者 孙利杰 易波 《发光学报》 EI CAS CSCD 北大核心 2010年第2期194-198,共5页
使用脉冲激光淀积(PLD)技术在n型Si衬底上沉积氧化锌(ZnO)薄膜,在O2气氛下对样品进行了500℃(Sample1,S1),600℃(Sample2,S2),700℃(Sample3,S3)和800℃(Sample4,S4)退火,随后进行了X射线衍射(XRD)谱,椭偏光折射率,热激电流(TSC)和电容... 使用脉冲激光淀积(PLD)技术在n型Si衬底上沉积氧化锌(ZnO)薄膜,在O2气氛下对样品进行了500℃(Sample1,S1),600℃(Sample2,S2),700℃(Sample3,S3)和800℃(Sample4,S4)退火,随后进行了X射线衍射(XRD)谱,椭偏光折射率,热激电流(TSC)和电容-电压(C-V)的测量。研究发现:S1中晶界的电子陷阱由高浓度的深能级杂质(Zni)提供的电子填充,该能级位于ET=EC-0.24±0.08eV。S3中出现与中性施主(D0)有关的深能级中心,其ET=EC-0.13±0.03eV,推测D0的出现与高温氧气条件退火下晶界处形成的复合体缺陷有关。XRD和椭偏光折射率测量结果表明:氧气对ZnO薄膜微结构的修饰是改变ZnO/Si结构光电特性的主要因素。 展开更多
关键词 zno多晶薄膜 晶粒界 深能级缺陷 光电特性
下载PDF
纳米颗粒ZnO薄膜气敏机理研究 被引量:4
9
作者 杜明贵 陆慧 +2 位作者 周康夫 邵志翔 潘孝仁 《华东理工大学学报(自然科学版)》 EI CAS CSCD 北大核心 2008年第3期457-460,共4页
采用气体放电活化反应蒸发沉积(GDARE)法低温生长纳米颗粒ZnO薄膜。在不同温度下测试其对乙醇的灵敏度,结果表明:285℃附近纳米颗粒ZnO薄膜的灵敏度最高,为9.76,并且其最佳工作温度区间较窄。通过对ZnO薄膜的AFM表面形貌分析、SEM剖面... 采用气体放电活化反应蒸发沉积(GDARE)法低温生长纳米颗粒ZnO薄膜。在不同温度下测试其对乙醇的灵敏度,结果表明:285℃附近纳米颗粒ZnO薄膜的灵敏度最高,为9.76,并且其最佳工作温度区间较窄。通过对ZnO薄膜的AFM表面形貌分析、SEM剖面分析和光学透射谱测试,可推测薄膜具有多孔性柱状晶表面结构,结合ZnO薄膜通入乙醇前后的阻抗谱测试结果,从晶粒晶界效应上对纳米颗粒ZnO薄膜的气敏机理进行了讨论。 展开更多
关键词 纳米颗粒 zno薄膜 灵敏度 透射率 阻抗谱 晶界
下载PDF
不同工艺条件对柔性低温多晶硅薄膜晶体管性能影响
10
作者 朱慧 孙烨镕 +4 位作者 李屹林 姚智文 张轶群 张之壤 刘行 《北京工业大学学报》 CAS CSCD 北大核心 2024年第8期914-920,共7页
为了探究不同工艺对柔性低温多晶硅薄膜晶体管性能的影响,对比了3种不同工艺薄膜晶体管的电学特性和陷阱特性。首先,通过瞬态电流法研究陷阱,运用陷阱对载流子的捕获和释放的特点测量得到瞬态电流曲线,通过分别改变栅压和漏压并结合不... 为了探究不同工艺对柔性低温多晶硅薄膜晶体管性能的影响,对比了3种不同工艺薄膜晶体管的电学特性和陷阱特性。首先,通过瞬态电流法研究陷阱,运用陷阱对载流子的捕获和释放的特点测量得到瞬态电流曲线,通过分别改变栅压和漏压并结合不同温度的陷阱去俘获峰值曲线提取的激活能分析得到不同俘获过程所对应的不同位置的3种陷阱。其次,用仪器测量器件的I-V特性曲线,提取器件的阈值电压V_(TH)、亚阈值摆幅S和迁移率μ进行比对分析。结果显示,样品A2的工艺改善了膜质,降低了器件的阈值电压和关态漏电流,同时降低了栅氧化层的陷阱密度;样品A4的工艺填补了界面和沟道内的悬挂键,优化了器件的迁移率和亚阈值摆幅,同时降低了界面和晶界的陷阱密度。 展开更多
关键词 薄膜晶体管 陷阱 瞬态电流法 界面陷阱密度 晶界陷阱密度 电学特性
下载PDF
ZnO薄膜紫外光敏特性及晶界势垒的研究 被引量:1
11
作者 何俊刚 陈环 +2 位作者 王莉 刘志宇 傅刚 《电子元件与材料》 CAS CSCD 北大核心 2009年第12期36-38,共3页
以二水合醋酸锌为原料,采用sol-gel法在石英衬底上制备了ZnO薄膜。用AFM观察表面形貌,通过测量真空条件下不同温度热处理后薄膜的I-V特性,拟合计算晶界势垒高度。研究了热处理温度对ZnO薄膜性能的影响。结果表明:经650℃热处理制备的Zn... 以二水合醋酸锌为原料,采用sol-gel法在石英衬底上制备了ZnO薄膜。用AFM观察表面形貌,通过测量真空条件下不同温度热处理后薄膜的I-V特性,拟合计算晶界势垒高度。研究了热处理温度对ZnO薄膜性能的影响。结果表明:经650℃热处理制备的ZnO薄膜样品具有较佳性能,结构均匀致密,粒径分布为20~32nm。在10V偏压和1.24×10–3W/cm2光强下,紫外光灵敏度为43.95;无光照条件下晶界势垒高度为0.079eV。紫外光照使晶界势垒高度下降为0.011eV,薄膜的紫外光灵敏度与势垒高度的相对变化密切相关。 展开更多
关键词 zno薄膜 热处理温度 紫外光灵敏度 晶界势垒
下载PDF
高性能双栅复合介质ZnO薄膜晶体管的模拟
12
作者 王昭 姚阳 钟传杰 《固体电子学研究与进展》 CAS CSCD 北大核心 2015年第2期115-119,共5页
提出ZnO薄膜晶体管的一种新型结构——双栅复合介质结构,并利用ATLAS软件对双栅复合介质结构与双栅单介质结构进行仿真。对比分析结果表明,采用复合介质材料可以明显提高器件的电学特性,在相同偏置条件下,双栅复合介质结构饱和电流为5.5... 提出ZnO薄膜晶体管的一种新型结构——双栅复合介质结构,并利用ATLAS软件对双栅复合介质结构与双栅单介质结构进行仿真。对比分析结果表明,采用复合介质材料可以明显提高器件的电学特性,在相同偏置条件下,双栅复合介质结构饱和电流为5.5×10-5 A,阈值电压为5.83V,亚阈值斜率为0.128V/dec,开关电流比为109;双栅单介质结构相应值分别为1.3×10-7 A、15.5V、0.297V/dec和108。通过晶界势垒高度随VGS变化分析了新型结构阈值电压降低的物理机制。 展开更多
关键词 氧化锌薄膜晶体管 双栅复合介质 晶粒间界 势垒高度
下载PDF
多晶硅薄膜晶体管的有效迁移率模型 被引量:1
13
作者 姚若河 欧秀平 《华南理工大学学报(自然科学版)》 EI CAS CSCD 北大核心 2010年第5期61-64,共4页
提出一个多晶硅薄膜晶体管的有效迁移率模型.该模型同时考虑了晶体管沟道内晶粒的数目、载流子在晶粒与晶粒间界处不同的输运特性和栅致迁移率降低效应,适应于从小晶粒到大晶粒线性区的多晶硅薄膜晶体管.研究表明:当晶粒尺寸Lg<0.4μ... 提出一个多晶硅薄膜晶体管的有效迁移率模型.该模型同时考虑了晶体管沟道内晶粒的数目、载流子在晶粒与晶粒间界处不同的输运特性和栅致迁移率降低效应,适应于从小晶粒到大晶粒线性区的多晶硅薄膜晶体管.研究表明:当晶粒尺寸Lg<0.4μm时,其有效迁移率主要由晶粒间界控制;降低晶粒间界陷阱态密度可提高有效迁移率;减小栅氧化层厚度可增强栅压对有效迁移率的控制作用;高栅压时出现明显的有效迁移率退化效应. 展开更多
关键词 多晶硅 薄膜晶体管 迁移率模型 晶粒间界
下载PDF
多晶硅薄膜晶体管晶粒间界的微观带隙能态及电学模型的研究进展
14
作者 黄君凯 刘璐 邓婉玲 《暨南大学学报(自然科学与医学版)》 CAS CSCD 北大核心 2011年第5期528-533,共6页
随着多晶硅薄膜晶体管技术的不断提高,其应用也日益广泛,特别是在有源液晶显示器,以及新一代有机发光显示器件等领域的应用极为迅速.对多晶硅薄膜晶体管的电学特性进行完整表征和模型研究,必须建立在准确的晶界带隙能态分布信息的基础上... 随着多晶硅薄膜晶体管技术的不断提高,其应用也日益广泛,特别是在有源液晶显示器,以及新一代有机发光显示器件等领域的应用极为迅速.对多晶硅薄膜晶体管的电学特性进行完整表征和模型研究,必须建立在准确的晶界带隙能态分布信息的基础上.本研究全面分析了多晶硅材料中晶界带隙能态分布的研究现状及数学模型,这是多晶硅薄膜晶体管建模的基础;重点介绍了RPI模型及最新的模型研究进展,并对这些模型进行了评述;最后提出了多晶硅薄膜晶体管模型的建模方向与研究策略,包括模型的完整性、普适性和系统性. 展开更多
关键词 多晶硅薄膜晶体管 模型 晶界带隙能态
下载PDF
基于晶界离散分布的多晶硅薄膜晶体管直流模型
15
作者 严炳辉 李斌 +1 位作者 姚若河 吴为敬 《华南理工大学学报(自然科学版)》 EI CAS CSCD 北大核心 2012年第3期64-68,125,共6页
基于表面势的多晶硅薄膜晶体管(poly-Si TFT)漏电流模型无法体现晶界的离散分布特性,而基于阈值电压模型的各工作分区电流表达式存在不连续性.为克服此缺点,根据基于表面势模型的建模思想,考虑晶界势垒在沟道中离散分布的特点,提出了多... 基于表面势的多晶硅薄膜晶体管(poly-Si TFT)漏电流模型无法体现晶界的离散分布特性,而基于阈值电压模型的各工作分区电流表达式存在不连续性.为克服此缺点,根据基于表面势模型的建模思想,考虑晶界势垒在沟道中离散分布的特点,提出了多晶硅薄膜晶体管的直流漏电流模型.该模型采用单一的解析方程描述多晶硅TFT各工作区的电流.研究结果表明:TFT工作于线性区且栅压一定时,随着漏压的增大,沟道有效迁移率降低;随着栅压的增大或沟道的缩短,漏电压对沟道有效迁移率的影响减弱. 展开更多
关键词 多晶硅 薄膜晶体管 电流模型 离散晶界 表面势 有效迁移率
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部