一种锁芯片零件加工连续级进冲压模具的设计分析

为了实现锁芯片零件的全自动化加工,针对一种锁芯片零件,设计了一种连续级进冲压加工模具,解决了该零件打凹、冲孔及落件多道工序的加工问题,并且大大提高了该零件生产的自动化程度、生产效率及加工精度。

应用于小鼠早期胚胎细胞的ChIP-seq体系中基因组水解酶的筛选

在过去的十几年中,染色质免疫共沉淀测序技术(ChIP-seq)成为了分析表观基因组和鉴定DNA相关蛋白重要结合位点的主要技术。然而,ChIP-seq技术目前仍存在一些技术难点。其中一个重要限制是ChIP-seq需要大量的起始材料,需要至少数百万个细胞才能启动,然而实验中有两个关键步骤往往会造成所使用的样本丢失,即染色质制备和免疫沉淀。本实验通过从染色体制备入手,通过选择两种不同核酸水解酶DNase和MNase,设计不同实验组验证最佳酶切浓度,以优化ChIP-seq体系。结果证明0.1U/μL的MNase为本实验中ChIP-seq最佳酶切浓度。结果为ChIP-seq体系的优化提供了参考,对ChIP-seq技术在小鼠早期胚胎细胞中的应用以及发展有一定的积极意义。

基于移动GPU的芯片封装缺陷检测技术

为确保芯片料带生产品质符合要求,生产厂商需要进行芯片封装缺陷检测。随着生产效率的不断提升,生产场景中亟需一种对原有生产线改造成本低且高效的多路生产线检测方法。因此对基于移动GPU平台的缺陷检测技术进行研究,利用GPU中大量并行线程,以图像粒度的并行方式执行检测计算以提高多路生产线检测效率。每个线程利用图像处理方法进行特征分析,对图像中不同区域进行相应的缺陷检测。实验结果表明,在50条生产线,每张采集图像包含10个待测区域的检测场景下,相比CPU检测方法获得15.02倍的加速比。

FPGA验证流程综述

现场可编程门阵列(Field-Programmable Gate Array,FPGA),也被称为FPGA芯片,在通信、安防、工业等领域有着举足轻重的作用。随着FPGA芯片的规模不断扩大、性能不断提升,其模块数量、电路网表规模、连接复杂度也随之增加。在此趋势下,如何有效地提升大规模FPGA电路的验证效率与验证完备性变得更为重要。一个完整的、有针对性的、结构性的验证流程方法,能更全面地对电路设计情况进行覆盖性检查,确保FPGA芯片功能的正确性。详细叙述从底层到顶层(模块级、子系统级、全芯片级)的FPGA芯片验证方式,包括它们各自的验证方法、流程与侧重等细节,探讨了这种方式是如何帮助FPGA验证工作进行的。

痰涂片镜检、基因芯片技术及GeneXpert MTB/RIF对疑似肺结核患者的检测效能分析

目的分析痰涂片镜检、基因芯片及多色巢式荧光定量聚合酶链反应(GeneXpert MTB/RIF)对疑似肺结核患者的检测效能。方法选取2017年1月至2022年12月该院收治的疑似肺结核患者97例作为研究对象,均实施痰涂片镜检、基因芯片、GeneXpert MTB/RIF及痰液罗氏培养检查。以痰液罗氏培养结果为金标准,探究不同检测方式及联合检测对疑似肺结核的诊断效能,采用Kappa值检验与金标准诊断结果的一致性。结果痰液罗氏培养检测结果显示,97例疑似肺结核患者阳性55例,阴性42例,阳性检出率为56.70%(55/97)。痰液罗氏培养检出非结核分枝杆菌18株,包括鸟分枝杆菌4株,胞内分枝杆菌9株,偶发分枝杆菌1株,堪萨斯分枝杆菌3株,海分枝杆菌1株。痰涂片镜检检出阳性34例,真阳性29例,阳性检出率为35.05%(34/97),基因芯片检出阳性41例,真阳性37例,阳性检出率为42.27%(41/97);GeneXpert MTB/RIF检出阳性44例,真阳性37例,阳性检出率为45.36%(44/97)。基因芯片、GeneXpert MTB/RIF灵敏度、准确率高于痰涂片镜检,基因芯片与GeneXpert MTB/RIF敏感度一致,但基因芯片特异度高于GeneXpert MTB/RIF。非结核分枝杆菌中,痰涂片镜检检出鸟分枝杆菌1株、胞内分枝杆菌2株,基因芯片检出胞内分枝杆菌1株,GeneXpert MTB/RIF检出鸟分枝杆菌1株。痰涂片镜检、基因芯片、GeneXpert MTB/RIF三项联合检出阳性55例,真阳性53例,三项联合检测灵敏度为96.36%(53/55)、特异度为95.24%(40/42)、准确率为95.88%(93/97),均高于单一方法检测的灵敏度与准确率,差异均有统计学意义(P<0.05)。痰涂片镜检与痰液罗氏培养一致性为68.04%(Kappa=0.59);基因芯片与痰液罗氏培养一致性为77.32%(Kappa=0.70);GeneXpert MTB/RIF与痰液罗氏培养一致性为74.23%(Kappa=0.66);三项联合与痰液罗氏培养一致性为95.88%(Kappa=0.89)。结论较GeneXpert MTB/RIF、痰涂片镜检技术,基因芯片诊断效能及一致性更高,且3种技术联合诊断效能更高,临床可根据需求选择适宜诊断技术。

射频微波功率放大器芯片技术研究进展及发展趋势

在对射频微波功率放大器芯片的概念、类型与实现工艺进行全面综述与分类的基础上,聚焦其高频化、线性度改善、能量转换效率提升、带宽扩展以及高集成度封装等关键技术的研究现状与亟待解决的技术问题,深入分析并讨论了各项关键技术的主流实现方式、典型研发案例以及相关应用利弊,旨在为现代无线通信系统射频前端集成的功率放大器芯片研发提供方法总结与设计参考。最后对射频微波功率放大器芯片技术的发展趋势与行业走向作出了展望。

一种数模混合芯片高效量产测试技术研究

以提高数模混合芯片量产测试效率为目的,基于数模混合芯片的测试参数和功能进行分析,对现有的量产测试方案进行技术优化和提升。对数字参数和模拟参数同时测试的技术方案进行优化,分别针对数字模块、模拟模块设计硬件,开发测试程序,数字模块测试SITE数提高至20 SITES同测。针对模拟模块的个性化熔丝修调方案进行优化,通过设计通用的熔丝修调阵列装置,避免重复设计熔丝修调板卡,缩短电路板(PCB)设计、制造时间。针对集成电路的测试数据进行分析,提出基于应用程序可视化基础(VBA)结合公式计算的集成电路数据筛选方法,提高集成电路测试质量。通过上述技术方案优化,数模混合芯片的量产测试效率提升了50%以上。

石屑组合砂子最佳搭配比例在预拌混凝土中的研究与应用

研究了将区级不符合Ⅱ区要求的石屑和海峡砂通过级配分析,采用数学模型思想快速地进行级配组合计算,找到尽可能符合Ⅱ区要求的最佳搭配比例;通过级配组合计算方法得到最佳搭配比例后,研究了通过该方法计算出的石屑掺用比例对C30,C40,C50强度等级混凝土的工作性能和抗压强度及耐久性的影响;结果表明采用数学模型思想对级配进行组合可以对有级配缺陷的细骨料快速找到最佳搭配比例,弥补了不同细骨料的级配缺陷,可以最大限度的提高密实度,减少空隙率,提高试配效率;通过该级配组合方法计算出的细骨料组合比例用于混凝土试配及生产,有助于中低标号的混凝土抗压强度、抗水渗透压力的提高,工作性能也得到明显改善,在外观质量得到明显改善的同时,碳化深度也随之降低,由碳化深度和抗水渗透压力的实验数据表明,合理的掺用石屑改善细骨料的级配也有助于耐久性的提高。

无操作系统单片机编程方法的应用

单片机是嵌入式系统中最常用的处理器。许多嵌入式系统需要实时、高效地处理任务,这需要设计编程方式。探讨了单片机无需操作系统的高效编程思想,介绍了其优点和局限性,并列举了部分实际应用的例子。通过分析这些例子,说明单片机不用操作系统的编程思想在实际应用中的可行性和优势。在部分特定的场景中,单片机无需操作系统的编程思想,可有效提高嵌入式系统的效率和可靠性。

808nm半导体激光芯片电光转换效率的温度特性机理研究

提高808 nm大功率半导体激光器电光转换效率具有重要的学术意义和商业价值,是实现器件小型化、轻量化、高可靠性的必要前提.本文以腔长1.5 mm的传导冷却封装808 nm半导体激光阵列为研究对象,在热沉温度-40—25?C范围内对其进行光电特性测试,对不同温度下电光转换效率的影响因子进行了实验研究和理论分析.结果表明:在-40?C环境温度下,最高电光转换效率从室温25?C时的56.7%提高至66.8%,内量子效率高达96.3%,载流子泄漏损耗的占比贡献由16.6%下降至3.1%.该研究对实现808 nm高效率半导体激光芯片的自主研发具有重要意义.

多核结构片上网络性能-能耗分析及优化方法

文中探讨了片上网络在执行真实并行程序时的能耗和性能关系,并提出了一种能耗/性能优化方法.首先,文中提出了一种精确的性能-能耗模型,在性能和能耗模型中同时划分出与频率相关和与频率无关的因素,并分析其对性能和能耗的影响;其次,在性能-能耗模型中建立并行开销、片外访存开销与片上网络规模(节点数)、频率之间的关系,同时引入了并行度、通信模型等与应用相关的因素,使该模型能够同时表达软硬件特性;第三,文中提出了一种基于该性能-能耗模型的性能-能耗优化方法,通过采集程序的通信模型、访存消息数量等数据选择适当的频率和网络节点数来获得片上网络能耗最低值或处理器性能最大值.最后,文中采用8个PARSEC并行程序验证前述模型的准确性并评价性能-能耗优化方法,结果显示文中性能-能耗模型相比传统模型更加精确吻合实验测量结果,性能-能耗优化方法也有效适用于不同种类的并行程序.

铁屑法脱色效率与染料结构的关系

33种水溶性染料溶液的铁屑法脱色试验结果表明,所有染料在10min内脱色率达到55%以上,其中33%的染料脱色率超过90%,61%的染料脱色率超过80%.初步探讨了染料结构与其铁屑法脱色效率之间的定性关系.结果表明,铁屑法脱色效率与染料结构之间有较密切关系,染料共轭链的长短、染料分子空间位阻的大小、是否有互变异构现象、偶氮双键中的氮原子是否与临近基团形成氢键以及取代基的电负性大小等对脱色效果有影响.

基于电压岛的能量和可靠性感知NoC映射

面向支持电压岛的NoC平台,定义了可靠性约束下的能量感知NoC映射问题,提出一种基于禁忌搜索的优化方法.设计了一种新的能效变化率驱动的启发式算法,嵌套于NoC设计空间的搜索过程中,在IP核映射解的基础上实现各电压岛的电压映射.实验结果表明,本文算法可显著降低NoC能耗,并高效地确保NoC通信的可靠性要求.

板上芯片集成封装的发光二极管结构设计

根据板上芯片(COB)集成封装的结构特点,同时考虑反光杯结构和荧光粉涂敷方式,分析了影响COB封装的发光二极管(LED)发光性能的主要因素。针对反光杯结构的关键要素:反光杯形状、反光杯深度、反光杯角度,优化设计了LED光学结构。通过改变TracePro软件中反光杯的相关参数,模拟了不同LED的光强分布及发光效率,探讨了提高COB封装的白光LED发光效能的途径。最后,在4mA和12mA电流下进行了传统荧光粉涂敷方式及荧光粉远离芯片涂敷方式的对照实验。仿真及实验结果表明:采用圆锥形反光杯,反光杯深度在一定范围内略大,且反光杯角度设为30°时,LED发光性能较为优异。与传统封装方法相比,采用荧光粉远离芯片的封装方法可使发光效率提高5%左右。得到的结果对LED封装制造过程有指导意义。

K波段高效率GaAs收发一体多功能芯片

研制了一款K波段(23~25 GHz)收发一体化多功能芯片。该芯片集成了单刀双掷开关(SPDT)、接收支路低噪声放大器和发射支路高效率功率放大器。为兼顾低噪声和高效率功率特性,对电路的拓扑结构进行了优化选择和设计。在器件特征工作频点,采用开关模型、噪声模型和非线性大信号模型进行联合仿真设计。测试结果表明,该收发一体多功能芯片在23~25 GHz范围内,接收支路增益23 d B、噪声系数2.5 d B,工作电流仅为12 m A;发射支路增益为30 d B,1 d B压缩点输出功率为18.7 d Bm,功率附加效率达到30%,动态电流仅为70 m A。芯片尺寸小,仅为3.5 mm×2.5 mm。

枣木屑栽培香菇的对比研究

为了探讨枣木屑栽培香菇的可行性和改善废弃枣木屑资源的再利用问题,以我国香菇主栽菌株L808、L9608、武香1号为供试菌株,采用不同枣木屑比例的栽培料进行栽培,比较各处理条件下香菇菌丝性状、生育性状和产量性状等的差异。结果表明,枣木屑栽培香菇的首选菌株为L808,培养料为配方4 (杂木屑59%、枣木屑21%、麸皮20%、石膏1%、磷肥1%)时,其产量指标表现较好,生物学效率提高18.1%。添加一定量的枣木屑可以保持香菇出菇潮次的均衡和提高单生菇比例。

码间干扰效应对I-UWB频谱效率的限制作用

对于脉冲超宽带(I-UWB)系统,随着传输速率的提高而增强的码间干扰致使误码率恶化,限制了可实现的最高速率,从而降低了频谱效率。作者分析了码间干扰对I-UWB频谱效率的限制作用。首先推导了I-UWB的码间干扰估算公式,然后仿真了在IEEE定义的4种信道模式下,随着传输速率的增加码间干扰对误码率的恶化作用。结果表明,如果要求未编码的误码率不高于千分之一,由于码间干扰效应,系统可实现的最大传输速率远小于传输带宽所允许的最大速率,当采用二阶高斯脉冲时最高频谱效率只有带宽的百分之几。

一种用于微波输能的小型化整流电路

提出一种用片状元件实现的小型化微带线整流电路.用ADS2006A电路仿真软件对整流电路进行分析和设计,100 mW输入功率时在5.8 GHz工作频率上得到72%的RF-DC(射频-直流)转换效率.但是理想的ADS仿真模型造成工作频率偏移和阻抗失配,使得测试效率很低.通过原理图版图联合仿真分析提出电感补偿法,在5.7 GHz频率测量得到64%的RF-DC转换效率,与仿真值较接近.该整流电路具有小型化、易集成的特点,可广泛应用于无线传感器、RFID等设备的无线输能.

深孔加工变负压抽屑装置的设计与研究

深孔加工技术一直是机械制造业中的关键技术,其中加工过程中高效排屑又是深孔加工过程中尤为重要的一个环节。针对深孔加工过程中切屑形态不稳定所形成的轻微堵塞的问题,通过分析研究现有的负压抽屑装置,设计脉冲式变负压抽屑装置,并研究其变负压的形成理论关系,从理论上证明形成变负压的可行性,通过ANSYS FLUENT软件进行仿真分析。脉冲式变负压抽屑装置使负压抽屑装置所形成的抽吸力可以脉冲式的变化,使切屑受到松紧不一的抽吸力,轻微堵塞的切屑在变化的抽吸力的作用下改变方向后能顺利的排出,从而尽可能的避免加工失败,提高工作效率。

V-Mesh:面向三维堆叠芯片的低时延低功耗片上网络结构

针对片上网络直径大、功耗高、可扩展性差以及物理实现复杂的问题,提出了一个低直径、且直径为常数的三维片上网络V-Mesh,并为该网络结构提供了VM路由算法.V-Mesh结构由一层2D Mesh子网和多层行/列互连子网通过三维堆叠技术互连而成,具有功耗低的特点,能支持任意多的节点数,可用于三维堆叠芯片中的节点间互连.相对于一种全互连3D片上网络F-Mesh来说,V-Mesh结构采用行/列互连技术大大减少了其长互连线条数,从而减少了功耗和布线复杂度,可扩展性强.理论分析和实验结果表明,和F-Mesh结构相比,V-Mesh结构的时延与其相当,但能够减少约12.5%的功耗开销.和3DMesh相比,在节点数较多的情况下,其时延能降低23%,吞吐量能提高12%,功耗能降低34%.总的来说,V-Mesh和3D Mesh相比各方面具有明显优势;和F-Mesh的互连性能相当,但其物理实现更为简单,布线量小,可扩展性更好.