期刊文献+
共找到19篇文章
< 1 >
每页显示 20 50 100
一种用于常开型智能视觉感算系统的极速高精度模拟减法器
1
作者 刘博 王想军 +5 位作者 麦麦提·那扎买提 郑辞晏 向菲 魏琦 杨兴华 乔飞 《电子与信息学报》 EI CAS CSCD 北大核心 2024年第9期3807-3817,共11页
常开型智能视觉感算系统对图像边缘特征提取的精度和实时性要求更高,其硬件能耗也随之暴增。采用模拟减法器代替传统数字处理在模拟域同步实现感知和边缘特征提取,可有效降低感存算一体系统的整体能耗,但与此同时,突破10^(–7)s数量级... 常开型智能视觉感算系统对图像边缘特征提取的精度和实时性要求更高,其硬件能耗也随之暴增。采用模拟减法器代替传统数字处理在模拟域同步实现感知和边缘特征提取,可有效降低感存算一体系统的整体能耗,但与此同时,突破10^(–7)s数量级的长计算时间也成为了模拟减法器设计的瓶颈。该文提出一种新型的模拟减法运算电路结构,由模拟域的信号采样和减法运算两个功能电路组成。信号采样电路进一步由经改进的自举采样开关和采样电容组成;减法运算则由所提出的一种新型开关电容式模拟减法电路执行,可在2次采样时间内实现3次减法运算的高速并行处理。基于TSMC 180 nm/1.8 V CMOS工艺,完成整体模拟减法运算电路的设计。仿真实验结果表明,该减法器能够实现在模拟域中信号采样与计算的同步并行处理,一次并行处理的周期仅为20 ns,具备高速计算能力;减法器的计算取值范围宽至–900~900 mV,相对误差小于1.65%,最低仅为0.1%左右,处理精度高;电路能耗为25~27.8 pJ,处于中等可接受水平。综上,所提模拟减法器具备良好的速度、精度和能耗的性能平衡,可有效适用于高性能常开型智能视觉感知系统。 展开更多
关键词 模拟减法器 自举采样开关 电荷守恒定律 极速 高精度
下载PDF
Reversible binary subtractor design using quantum dot-cellular automata 被引量:3
2
作者 Jadav Chandra DAS Debashis DE 《Frontiers of Information Technology & Electronic Engineering》 SCIE EI CSCD 2017年第9期1416-1429,共14页
In the field ofnanotechnology, quantum dot-cellular automata (QCA) is the promising archetype that can provide an alternative solution to conventional complementary metal oxide semiconductor (~MOS) circuit. QCA ha... In the field ofnanotechnology, quantum dot-cellular automata (QCA) is the promising archetype that can provide an alternative solution to conventional complementary metal oxide semiconductor (~MOS) circuit. QCA has high device density, high operating speed, and extremely low powex consumption. Reversible logic has widespread applications in QCA. Researchers have explored several designs of QCA-based reversible logic circuits, but still not much work has been reported on QCA-based reversible binary subtractors. The low power dissipation and high circuit density of QCA pledge the energy-efficient design of logic circuit at a nano-scale level. However, the necessity of too many logic gates and detrimental garbage outputs may limit the functionality of a QCA-based logic circuit. In this paper we describe the design and implementation of a DG gate in QCA. The universal nature of the DG gate has been established. The QCA building block of the DG gate is used to achieve new reversible binary subtractors. The proposed reversible subtractors have low quantum cost and garbage outputs compared to the existing reversible subtractors. The proposed circuits are designed and simulated using QCA Designer-2.0.3. 展开更多
关键词 Quantum dot-cellular automata (QCA) Reversible logic DG gate Binary subtractor Quantum cost
原文传递
All-optical adder/subtractor based on terahertz optical asymmetric demultiplexer
3
作者 Dilip Kumar Gayen Rajat Kumar Pal Jitendra Nath Roy 《Chinese Optics Letters》 SCIE EI CAS CSCD 2009年第6期530-533,共4页
An all-optical adder/subtractor (A/S) unit with the (TOAD) is proposed. The all-optical A/S unit with help of terahertz optical asymmetric demultiplexer a set of all-optical full-adders and optical exclusive- ORs ... An all-optical adder/subtractor (A/S) unit with the (TOAD) is proposed. The all-optical A/S unit with help of terahertz optical asymmetric demultiplexer a set of all-optical full-adders and optical exclusive- ORs (XORs), can be used to perform a fast central processor unit using optical hardware components. We try to exploit the advantages of TOAD-based optical switch to design an integrated all-optical circuit which can perform binary addition and subtraction. With computer simulation results confirming the described methods, conclusions are given. 展开更多
关键词 EDFA XOR All-optical adder/subtractor based on terahertz optical asymmetric demultiplexer mode
原文传递
A molecular half-adder and half-subtractor based on pyrylium
4
作者 CAO ChaoTun LIU Hui ZHU Xiao-Qing CHENG Jin-Pei 《Chinese Science Bulletin》 SCIE EI CAS 2010年第25期2799-2802,共4页
A very simple molecular cation, 4-(4-dimethylaminophenyl)-2,6-diphenylpyrylium, has been demonstrated to have a function of molecular half-adder and half-subtractor according to the detectable spectroscopic changes of... A very simple molecular cation, 4-(4-dimethylaminophenyl)-2,6-diphenylpyrylium, has been demonstrated to have a function of molecular half-adder and half-subtractor according to the detectable spectroscopic changes of the molecular system in response to the inputs of acid and base. Distinct algebraic operations can be performed in this reconfigurable molecular logic system. 展开更多
关键词 分子离子 半加器 减法 吡喃 基础 逻辑系统 氨基苯基 功能变化
原文传递
基于Toffoli门族的可逆二进制加/减法器 被引量:1
5
作者 杨虹 黄亚男 +1 位作者 李儒章 庞宇 《微电子学》 CSCD 北大核心 2017年第4期487-489,494,共4页
以Toffoli门族为基础,采用ESOP综合方法设计了一种4位可逆二进制加/减法器。引入了"共享控制位提取"的优化方法,并提出一种"传输线复用"的新思路,对可逆电路进行了优化。利用Quartus II软件进行了电路仿真,结果表明... 以Toffoli门族为基础,采用ESOP综合方法设计了一种4位可逆二进制加/减法器。引入了"共享控制位提取"的优化方法,并提出一种"传输线复用"的新思路,对可逆电路进行了优化。利用Quartus II软件进行了电路仿真,结果表明,该加/减法器的性能指标达到设计目标。该电路的量子代价、辅助输入、垃圾输出等性能指标均有较大程度的优化。 展开更多
关键词 Toffoli门族 加法器 减法器 Quartus II
下载PDF
基于DNA链置换的多位全减器逻辑运算 被引量:1
6
作者 孙军伟 李幸 黄春 《轻工学报》 CAS 2016年第6期54-61,共8页
基于DNA链置换反应机理,通过级联反应,实现输入信号与输出信号的动态链接,进而构建多位全减器逻辑电路,将多位全减器的数字逻辑电路转化为相应的逻辑双轨电路和生化电路,用DSD软件对其进行仿真.结果表明,多位全减器正确地表达了逻辑&quo... 基于DNA链置换反应机理,通过级联反应,实现输入信号与输出信号的动态链接,进而构建多位全减器逻辑电路,将多位全减器的数字逻辑电路转化为相应的逻辑双轨电路和生化电路,用DSD软件对其进行仿真.结果表明,多位全减器正确地表达了逻辑"0"和逻辑"1"的状态,DNA链置换作为生化逻辑电路的研究方法是有效的. 展开更多
关键词 DNA链置换 多位全减器 DSD软件 逻辑双轨电路 生化电路
下载PDF
基于FPGA快速平方根算法的实现 被引量:2
7
作者 戢小亮 《现代电子技术》 2007年第14期64-65,72,共3页
平方根算法是科学计算和工程应用中的基本运算之一,然而由于此算法的复杂性,因此用FPGA很难实现。一般的平方根算法,使用一定量的迭代运算,由传统的加法器和减法器构成,资源占用少,但速度较慢。而在一些实时性要求较高的系统中,对速度... 平方根算法是科学计算和工程应用中的基本运算之一,然而由于此算法的复杂性,因此用FPGA很难实现。一般的平方根算法,使用一定量的迭代运算,由传统的加法器和减法器构成,资源占用少,但速度较慢。而在一些实时性要求较高的系统中,对速度的需求比较高。基于此,给出了一种平方根算法,是由高通流水线方式实现,由多路加法器和减法器构成,能够在一个周期内给出结果,相对于传统的平方根算法速度大大增加了。 展开更多
关键词 FPGA 平方根 加法器 减法器 高通流水线
下载PDF
一种低压高频CMOS电流乘法器的设计 被引量:1
8
作者 解鸿国 《现代电子技术》 2012年第2期165-167,共3页
提出了一种新颖的高频四象限电流乘法器电路,该乘法器使用了工作在三极管区的互补MOS器件,并且采用了饱和区MOS管的平方律特性。该电路采用0.35μm CMOS工艺,使用HSpice软件仿真。仿真结果显示,该乘法器电路在±1.18V的电源电压下... 提出了一种新颖的高频四象限电流乘法器电路,该乘法器使用了工作在三极管区的互补MOS器件,并且采用了饱和区MOS管的平方律特性。该电路采用0.35μm CMOS工艺,使用HSpice软件仿真。仿真结果显示,该乘法器电路在±1.18V的电源电压下工作时,静态功耗为1.18mW,-3dB带宽可达到1.741GHz。与先前的电流乘法器电路相比,工作电压降低了,带宽提高了。 展开更多
关键词 CMOS电流乘法器 低压 高频 电流减法器
下载PDF
基于聚亚苯基分子器件的二进制减法器
9
作者 赵虎 许进 林兆骥 《电子元件与材料》 CAS CSCD 北大核心 2005年第6期4-8,共5页
为了在分子电路水平实现减法运算,按照固态电子学组合逻辑原理,提出了一种基于聚亚苯基分子器件的二进制减法器(包括半减器和全减器)逻辑电路的设计。这种单分子电路是用聚亚苯基分子逻辑门的分子结构代替组合逻辑中非门、与门和XOR门,... 为了在分子电路水平实现减法运算,按照固态电子学组合逻辑原理,提出了一种基于聚亚苯基分子器件的二进制减法器(包括半减器和全减器)逻辑电路的设计。这种单分子电路是用聚亚苯基分子逻辑门的分子结构代替组合逻辑中非门、与门和XOR门,再用Tour分子线作为框架,同时考虑有机分子的形状和连接产生的几何和空间排列的约束条件,用Hartree-Fock(HF)从头算方法优化得到,其结构尺寸是传统固态电子电路的百万分之一。这种分子减法器电路的实现对分子电子学发展有重要的意义。 展开更多
关键词 电子技术 分子电路 分子电子学 聚亚苯基分子器件 二进制减法器
下载PDF
10位高速分级比较型单斜模数转换器
10
作者 张娜 金涛 《广西师范大学学报(自然科学版)》 CAS 北大核心 2016年第1期32-37,共6页
本文设计了一种用于CMOS图像传感器的高速列并行分级比较型单斜模数转换器。利用两个斜坡发生器,采取两次分区间比较和减法运算相结合的方式,将信号分级转换。结合流水线操作模式,转换速度比传统单斜模数转换器提高12倍。该ADC在0.18μ... 本文设计了一种用于CMOS图像传感器的高速列并行分级比较型单斜模数转换器。利用两个斜坡发生器,采取两次分区间比较和减法运算相结合的方式,将信号分级转换。结合流水线操作模式,转换速度比传统单斜模数转换器提高12倍。该ADC在0.18μm工艺下,实现了10位精度和263ks/s的高转换速度。ADC的DNL=+0.83/-0.82LSB,INL=+0.51/-1.5LSB,SNR=58.28dB,ENOB=9.3bit。 展开更多
关键词 单斜 列并行 模数转换器 减法器
下载PDF
激光干涉仪的信号处理系统——激光干涉仪技术综述之三
11
作者 羡一民 《工具技术》 2014年第12期80-84,共5页
介绍了激光干涉仪的信号处理方法,分析了单频激光干涉仪中消除直流漂移的方法,双频激光干涉仪中的减法器、频率解调、相位解调技术的特点。
关键词 激光干涉仪 鉴频器 鉴相器 细分技术 减法器
下载PDF
一种高电源抑制比的带隙基准电路 被引量:3
12
作者 蒋浩 汪东旭 赵新江 《微计算机信息》 北大核心 2006年第05Z期242-243,304,共3页
提出一种高电源抑制比的带隙基准。该电路的基本结构是将一个简单的电压减法器集成到传统的Brokaw基准中构成改进电路。本电路的基本工作原理是将电源噪声直接添加到电路的反馈环节,帮助抑制电源噪声。仿真结果显示与理论分析吻合。本... 提出一种高电源抑制比的带隙基准。该电路的基本结构是将一个简单的电压减法器集成到传统的Brokaw基准中构成改进电路。本电路的基本工作原理是将电源噪声直接添加到电路的反馈环节,帮助抑制电源噪声。仿真结果显示与理论分析吻合。本电路在提高电源抑制的同时,还获得了很好的温度特性。 展开更多
关键词 电源抑制 带隙 基准 减法器
下载PDF
基于荧光素衍生物单分子器件的二进制全减器和全加器 被引量:1
13
作者 田涛 刘畅 +1 位作者 何松 曾宪顺 《高等学校化学学报》 SCIE EI CAS CSCD 北大核心 2015年第2期260-266,共7页
合成了一种随p H值变化具有5种互变分子结构的新型荧光素衍生物QHF+.通过紫外-可见吸收光谱研究了不同p H值下QHF+发生转化产生的5种结构的特征谱图,并以此为基础设计了二进制逻辑电路.在乙醇/水(体积比为1∶1)混合溶剂体系中,采用等摩... 合成了一种随p H值变化具有5种互变分子结构的新型荧光素衍生物QHF+.通过紫外-可见吸收光谱研究了不同p H值下QHF+发生转化产生的5种结构的特征谱图,并以此为基础设计了二进制逻辑电路.在乙醇/水(体积比为1∶1)混合溶剂体系中,采用等摩尔的H+或OH-作为化学输入信号,选取424和490nm波长下的特定吸光度或透射率作为标准阈值,通过比较紫外-可见吸收光谱的变化,平行实现了多个逻辑门(XOR和INH或AND和XOR)的运算,模拟了二进制全减器和全加器的运行. 展开更多
关键词 荧光素 分子逻辑门 紫外-可见吸收光谱 全减器 全加器
下载PDF
基于SET的最佳通用逻辑门ULG.2电路优化设计 被引量:1
14
作者 王芳 孔伟名 +1 位作者 应时彦 乔天泽 《浙江工业大学学报》 CAS 北大核心 2020年第5期570-573,共4页
单电子晶体管具有功耗超低、集成度超高以及与传统的CMOS电路相兼容等优点,是制造新一代集成电路最具竞争力的纳米器件之一。基于SET的最佳通用逻辑门ULG.2与传统的逻辑门相比,优势尤为明显。在介绍逻辑门ULG.2原理的基础上,提出了基于... 单电子晶体管具有功耗超低、集成度超高以及与传统的CMOS电路相兼容等优点,是制造新一代集成电路最具竞争力的纳米器件之一。基于SET的最佳通用逻辑门ULG.2与传统的逻辑门相比,优势尤为明显。在介绍逻辑门ULG.2原理的基础上,提出了基于SET的最佳通用逻辑门ULG.2的电路优化设计,利用ULG.2设计了全比较器和全加/减器,并对电路进行PSpice仿真。结果表明:基于SET的最佳通用逻辑门ULG.2及其应用电路结构简单,具有晶体管数少,电路功耗和延迟小的特征。 展开更多
关键词 单电子晶体管 通用逻辑门 全比较器 全加/减器
下载PDF
一种新型的高电源抑制比带隙基准源的设计
15
作者 牛宗超 杨发顺 +2 位作者 吴宗桂 丁召 张正平 《贵州大学学报(自然科学版)》 2010年第2期59-61,69,共4页
利用有源PMOS负载反相器组成电压减法器,将电源噪声引入运放反馈,得到了一种高电源抑制比的基准电压源。对基准源的低频电源噪声抑制进行了推导和分析。仿真结果表明,在3 V电源电压下,在-40-85℃范围内,温度系数低于1.976 ppm/℃;在27℃... 利用有源PMOS负载反相器组成电压减法器,将电源噪声引入运放反馈,得到了一种高电源抑制比的基准电压源。对基准源的低频电源噪声抑制进行了推导和分析。仿真结果表明,在3 V电源电压下,在-40-85℃范围内,温度系数低于1.976 ppm/℃;在27℃下,1 KHz时,电源抑制比达88 dB. 展开更多
关键词 带隙基准源 温度系数 电源抑制 电压减法器 运放反馈
下载PDF
二进制减法器的设计与功能仿真
16
作者 蒋佳铭 林霞 《福建电脑》 2022年第6期83-86,共4页
Quartus Ⅱ软件平台由于其强大的功能而深受工程师的欢迎。学习并利用Quartus Ⅱ进行电路设计对于深入研究数字系统设计具有一定的意义。本文以Quartus Ⅱ软件为平台,基于图形输入方式,采用层次化的设计方法设计了二进制减法器,并通过... Quartus Ⅱ软件平台由于其强大的功能而深受工程师的欢迎。学习并利用Quartus Ⅱ进行电路设计对于深入研究数字系统设计具有一定的意义。本文以Quartus Ⅱ软件为平台,基于图形输入方式,采用层次化的设计方法设计了二进制减法器,并通过功能仿真验证了电路的正确性。 展开更多
关键词 QuartusⅡ 半减器 全减器 减法器 功能仿真
下载PDF
预应力混凝土施工中高效减水剂的选用
17
作者 周斌 刘恒 《河南交通科技》 2000年第5期15-17,共3页
本文结合工程实际 ,介绍了高效减水剂的种类及预应力混凝土施工中对其选用的要求。
关键词 高效减水剂 预应力混凝土施工 种类 选用要求
下载PDF
基于模拟元件的保护电路设计
18
作者 龙洗 杜雯 孙增林 《无线互联科技》 2019年第7期68-70,共3页
为了避免因传感器损坏造成机器失效的危险,设计了基于模拟元件的保护电路系统。该电路主要通过直流电桥模拟传感器采集信号,输出相应的电压值、由集成运放LM358AD构成的比例放大电路将输出的信号进行放大、LM324AD构成减法器对两个直流... 为了避免因传感器损坏造成机器失效的危险,设计了基于模拟元件的保护电路系统。该电路主要通过直流电桥模拟传感器采集信号,输出相应的电压值、由集成运放LM358AD构成的比例放大电路将输出的信号进行放大、LM324AD构成减法器对两个直流电桥输出的电压值进行比较、74FF00D与非门的逻辑关系构成一个闸门开关决定是否继续工作。最后通过IN4148二极管的工作与否来反映此时电路是否应该正常工作。文章研究了系统电路的详细设计,并通过Multisim软件进行仿真实验,结果表明该系统能够对电路进行有效保护,并具备可操作性高、电路简单、消耗低等优点。 展开更多
关键词 保护电路 传感器 减法器 闸门开关
下载PDF
4 Bit 100MS/s的两步式模数转换器设计
19
作者 魏一方 田鑫 +1 位作者 沈福良 周柯港 《中小企业管理与科技》 2019年第27期164-165,共2页
在科技发展迅速的社会,电子产品越来越多,数字信号的优势在计算机、无线通讯、医疗等领域体现得越来越明显。而模拟信号到数字信号的转变成了各个领域研究的焦点,随之产生了各种形式的数模转换器(Analog-to-Digital Converter)。论文设... 在科技发展迅速的社会,电子产品越来越多,数字信号的优势在计算机、无线通讯、医疗等领域体现得越来越明显。而模拟信号到数字信号的转变成了各个领域研究的焦点,随之产生了各种形式的数模转换器(Analog-to-Digital Converter)。论文设计了一个4bit 100MS/s的两步式模数转换器(Two-Step ADC),运用底极板采样、格雷码转换、D-触发器延时等技术设计减法电路、逻辑组选择等电路。元件采用65nm CMOS工艺,当输入信号频率为100MHz时,输出信号噪声失真比(SNDR)为24.55dB。 展开更多
关键词 TWO-STEP ADC 底极板采样电路 格雷码 子ADC 减法器电路
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部