按频率抽取的基4FFT算法在FPGA中实现

雷达成像的数据处理运算量非常巨大,要达到准实时甚至全实时的成像处理速度,就需要高性能的处理设 备。结合自己的工程实践,介绍了按频率抽取的基4FFT算法在FPGA器件中的实现。基于高速FPGA的SAR实时信号 处理机是该系统的核心部分,这方面的研究国内才刚刚起步,该文的工作对SAR雷达系统的硬件实现具有重要意义,为 SAR实时成像处理提供了一条有效途径,具有良好的应用前景,此技术的实现在实时信号处理领域也具有重要意义。

在FPGA中实现高速FFT算法的研究

介绍了采用ALTERA公司的STRATIX系列芯片实现按频率抽取(DIF)的基2 FFT算法的设计和实现,而基于FPGA的高速FFT算法的实现是SAR实时信号处理机的核心.现在常用的FFT算法方案是采用高速DSP芯片实现,但近几年可编程器件的发展使得FPGA已经成为比DSP更优越的压缩处理方式.

AN IMPROVED DIGITAL-REVERSED PERMUTATION ALGORITHM FOR THE FAST FOURIER ANDHARTLEY TRANSFORMS

A more efficient permutation algorithm which has less computer operation and better structure is presented here for radix-2 FFT(FHT). It can fasten the FFT and FHT efficiently when N becomes large.