期刊文献+
共找到23篇文章
< 1 2 >
每页显示 20 50 100
High Speed Electro-Absorption Modulators for Digital and Analog Optical Fiber Communications
1
作者 Xiong Bing Xu Jianming Sun Changzheng Wang Jian Luo Yi 《China Communications》 SCIE CSCD 2009年第3期110-114,共5页
An electro-absorption(EA)modulator is one of key components for optical fiber communications due to the high speed,small size,low voltage and integration ability with other semiconductor devices.A 40 Gb/s InGaAsP/InP ... An electro-absorption(EA)modulator is one of key components for optical fiber communications due to the high speed,small size,low voltage and integration ability with other semiconductor devices.A 40 Gb/s InGaAsP/InP multiplequantum-well(MQW)EA modulator monolithically integrated with a semiconductor optical amplifier(SOA)was fabricated for digital communications.The modulator capacitance was reduced to obtain 40 GHz bandwidth,and the SOA section helped reduce the insertion loss from 18 dB to 3 dB.InGaAlAs/InP MQW EA modulators have also been fabricated and characterized for analog optical fiber communications.A low driving voltage of 2.7 V and high spurious free dynamic range of 107 dB·Hz2/3 were estimated by static and dynamic measurements. 展开更多
关键词 electro-absorption modulator digital optical communication analog optical communication photonic integration
下载PDF
Integration and verification case of IP-core based system on chip design 被引量:3
2
作者 胡越黎 周谌 《Journal of Shanghai University(English Edition)》 CAS 2010年第5期349-353,共5页
In this paper, the design and verification process of an automobile-engine-fan control system on chip (SoC) are introduced. The SoC system, SHU-MV08, reuses four new intellectual property (IP) cores and the design... In this paper, the design and verification process of an automobile-engine-fan control system on chip (SoC) are introduced. The SoC system, SHU-MV08, reuses four new intellectual property (IP) cores and the design flow is accomplished with 0.35 btm chartered CMOS technology. Some special functions of IP cores, the detailed integration scheme of four IP cores, and the verification method of the entire SoC are presented. To settle the verification problems brought by analog IP cores, NanoSim based chip-level mixed-signal verification method is introduced. The verification time is greatly reduced and the first tape-out achieves success which proves the validity of our design. 展开更多
关键词 system on chip (SoC) intellectual property (IP)-core integration VERIFICATION pulse width modulation (PWM)- analog digital converter (ADC) linkage running
下载PDF
Analog Module Placement Design Using Genetic Algorithm
3
作者 张理洪 谢长生 +1 位作者 裴先登 Ulrich Kleine 《Tsinghua Science and Technology》 SCIE EI CAS 2003年第2期161-168,共8页
This paper presents a novel genetic algorithm for analog module placement based on a generalization of the two-dimensional bin packing problem. The genetic encoding and operators assure that all problem constraints ar... This paper presents a novel genetic algorithm for analog module placement based on a generalization of the two-dimensional bin packing problem. The genetic encoding and operators assure that all problem constraints are always satisfied. Thus the potential problems of adding penalty terms to the cost function are eliminated so that the search configuration space is drastically decreased. The dedicated cost function is based on the special requirements of analog integrated circuits. A fractional factorial experiment was conducted using an orthogonal array to study the algorithm parameters. A meta-GA was applied to determine the optimal parameter values. The algorithm was tested with several local benchmark circuits. The experimental results show that the algorithm has better performance than the simulated annealing approach with satisfactory results comparable to manual placement. This study demonstrates the effectiveness of the genetic algorithm in the analog module placement problem. The algorithm has been successfully used in a layout synthesis tool. 展开更多
关键词 genetic algorithm PLACEMENT parameter optimization module analog integrated circuit layout
原文传递
过采样Σ-ΔA/D转换器 被引量:3
4
作者 洪志良 王晓悦 +1 位作者 李天望 曹先国 《微电子学》 CAS CSCD 北大核心 1998年第4期265-271,共7页
对过采样Σ-ΔA/D转换器作了全面的描述。介绍了Σ-ΔA/D转换器的工作原理,着重推导了转换器中调制器阶数、过采样比和精度的关系,指出了调制器稳定工作的条件。最后,以18位Σ-ΔA/D转换器的调制器设计为例,详细阐述... 对过采样Σ-ΔA/D转换器作了全面的描述。介绍了Σ-ΔA/D转换器的工作原理,着重推导了转换器中调制器阶数、过采样比和精度的关系,指出了调制器稳定工作的条件。最后,以18位Σ-ΔA/D转换器的调制器设计为例,详细阐述了Σ-Δ转换器的设计过程,并给出了实验结果。 展开更多
关键词 模拟集成电路 A/D转换器 调制器 过采样
下载PDF
基于位矩阵编码实现模拟集成电路模块布局的遗传算法 被引量:3
5
作者 张理洪 谢长生 +2 位作者 张玉萍 裴先登 KLEINE Ulrich 《计算机学报》 EI CSCD 北大核心 2003年第9期1157-1164,共8页
提出了一种新的实现模拟集成电路模块布局的遗传算法 .其位矩阵编码法提高了算法的搜索效率 ;模块的滑行处理使绝对布局问题转变成相对布局问题 ,极大地减小了搜索状态空间而不降低精度 ;复制过程中个体间的相似性检查避免了算法的早熟... 提出了一种新的实现模拟集成电路模块布局的遗传算法 .其位矩阵编码法提高了算法的搜索效率 ;模块的滑行处理使绝对布局问题转变成相对布局问题 ,极大地减小了搜索状态空间而不降低精度 ;复制过程中个体间的相似性检查避免了算法的早熟收敛 ;目标函数覆盖了模拟集成电路的特殊要求 ;正交实验的方法用来研究算法参数 ,其最优取值由另一个衍化遗传算法确定 .多种电路的测试结果表明 ,该算法性能优于传统的模拟退火算法 ,布局结果与手工布局相仿 。 展开更多
关键词 模拟集成电路 模块布局 遗传算法 位矩阵编码
下载PDF
一种S波段大功率4×4瓦片式数字T/R组件设计 被引量:6
6
作者 崔敏 雷国忠 +2 位作者 王洁 康颖 周海进 《微波学报》 CSCD 北大核心 2021年第5期58-62,共5页
设计了一种S波段大功率4×4瓦片式数字T/R组件,采用数模混合收发SoC(片上系统)及三维立体集成等技术实现了高集成、小型化、轻量化、模块化及低成本的要求。T/R组件在S波段单通道输出功率≥100 W,体积和重量相比于传统砖块式组件均... 设计了一种S波段大功率4×4瓦片式数字T/R组件,采用数模混合收发SoC(片上系统)及三维立体集成等技术实现了高集成、小型化、轻量化、模块化及低成本的要求。T/R组件在S波段单通道输出功率≥100 W,体积和重量相比于传统砖块式组件均减小了50%,具有不可比拟的优势,更易于实现大规模阵列集成,具有低剖面、可共形、可升级重构的特点。研制结果充分验证了该设计的可行性及可扩展性,能够更好地满足不同雷达和通信需求。 展开更多
关键词 数字T/R组件 瓦片式 大功率 数模混合收发SoC 三维立体集成
下载PDF
轮对压装曲线中压力采集系统的研究 被引量:4
7
作者 郑佳宝 袁建华 +1 位作者 王英辉 肖峻 《武汉理工大学学报(信息与管理工程版)》 CAS 2013年第5期646-649,共4页
为提高控制系统的稳定性,确保采集到准确的模拟量数据,以某自动轮对压装机压装过程的压力采集为对象,详细阐述了积分原理在PLC模拟量输入模块AD转换中的应用和数据转化的方法;介绍了上位机压力位移曲线绘制的方法。通过对比数据采集卡和... 为提高控制系统的稳定性,确保采集到准确的模拟量数据,以某自动轮对压装机压装过程的压力采集为对象,详细阐述了积分原理在PLC模拟量输入模块AD转换中的应用和数据转化的方法;介绍了上位机压力位移曲线绘制的方法。通过对比数据采集卡和PLC采集的压力数据,得出后者采集的数据更稳定可靠。最后依据铁路标准对PLC模拟量模块采集到的数据进行滤波处理,可以看出PLC采集的压力曲线更平滑,更能够反映实际压装力的变化。 展开更多
关键词 压力采集 模拟量输入模块 积分原理 数据转化
下载PDF
偏置M-Z调制器构建2-bits电光模数转换相位编码方法的分析与模拟 被引量:1
8
作者 张谦述 陆晓燕 +2 位作者 张尚剑 刘永 戴基智 《应用光学》 CAS CSCD 北大核心 2016年第4期612-617,共6页
为了降低电光相位编码器功率消耗和解决内部M-Z调制器一致性要求高的问题,利用2个偏置M-Z调制器构成了用于电光模数转换的2-bits电光相位编码器。理论分析了偏置MZ调制器实现2-bits电光相位编码的方法、特点和性能。仿真结果验证了采用... 为了降低电光相位编码器功率消耗和解决内部M-Z调制器一致性要求高的问题,利用2个偏置M-Z调制器构成了用于电光模数转换的2-bits电光相位编码器。理论分析了偏置MZ调制器实现2-bits电光相位编码的方法、特点和性能。仿真结果验证了采用偏置M-Z调制器构成的2-bits相位编码方法可行性,并实现了对1GHz模拟电信号的采样速率12GSa/s模数转换。分析和仿真结果表明,采用该方法对调制器一致性要求低,对输入信号功率要求低于0.32 W。分析结果表明,调制器直流漂移不影响最低位量化结果,引起最高位量化结果的判决模糊低于3.8%。 展开更多
关键词 集成光学 光电子器件 电光模数转换器 Mach-Zehnder调制器
下载PDF
Sigma-Delta调制器的设计与仿真 被引量:2
9
作者 黄锐敏 杨清河 +1 位作者 陈兴 梅丹丹 《华侨大学学报(自然科学版)》 CAS 北大核心 2015年第1期7-10,共4页
提出一种基于线性系统分析和仿真拟合的5阶数字Sigma-Delta调制器的设计方法.Simulink仿真结果表明:与过采样率为64的4阶调制器比较,所设计的5阶Sigma-Delta调制器在过采样率降低到只有32的情况下,输出信噪比可以达到104dB,比前者改善了... 提出一种基于线性系统分析和仿真拟合的5阶数字Sigma-Delta调制器的设计方法.Simulink仿真结果表明:与过采样率为64的4阶调制器比较,所设计的5阶Sigma-Delta调制器在过采样率降低到只有32的情况下,输出信噪比可以达到104dB,比前者改善了6dB.因此,在相同过采样率下,该5阶调制器可以得到更宽的信号带宽. 展开更多
关键词 SIGMA-DELTA 调制器 过采样率 数模转换 积分非线性
下载PDF
一种锁相环调频信号解调集成电路的设计 被引量:1
10
作者 李智 卢国建 王兆明 《电子科技大学学报》 EI CAS CSCD 北大核心 1995年第S2期274-278,共5页
介绍了一种调频信号解调实用集成电路芯片UE701的设计与开发。此芯片为正向设计的模拟集成电路,采用锁相环对调频信号实现解调,因而信噪比高,且易于集成。在国内现有工艺条件下,做出了满足低电压、低功耗和抗干扰能力强的产品... 介绍了一种调频信号解调实用集成电路芯片UE701的设计与开发。此芯片为正向设计的模拟集成电路,采用锁相环对调频信号实现解调,因而信噪比高,且易于集成。在国内现有工艺条件下,做出了满足低电压、低功耗和抗干扰能力强的产品。该产品可广泛用作各种电子系统的调频信号处理部件。 展开更多
关键词 模拟集成电路 锁相环 调频 解调 差分放大
下载PDF
基于模拟集成电路BIST的ARMA模块设计 被引量:3
11
作者 鞠家欣 姜岩峰 于韶光 《电子测试》 2010年第2期56-62,共7页
针对模拟集成电路在线测试困难的特点,本文基于BIST结构对模拟集成电路的测试提出了一种新的测试方案,这种算法在测试电路中易于实现,并且容易嵌入到待测芯片中,为模拟集成电路可测试性设计提出了一种新的测试结构和测试算法。
关键词 模拟集成电路 BIST ARMA模块
下载PDF
模拟集成电路模块生成系统的电气性能研究
12
作者 裴先登 张理洪 +1 位作者 谢长生 Ulrich Kleine 《微电子学》 CAS CSCD 北大核心 2002年第5期321-324,329,共5页
文章对模拟集成电路模块生成系统的电气性能进行了系统研究 ,如 MOS晶体管失配量、栅极 RC常数、寄生电容及路径载流等。并将各电气参数的估算值与具体应用相结合 ,控制不同限制条件及应用背景下的模块生成 ,增强电路设计的可靠性。采... 文章对模拟集成电路模块生成系统的电气性能进行了系统研究 ,如 MOS晶体管失配量、栅极 RC常数、寄生电容及路径载流等。并将各电气参数的估算值与具体应用相结合 ,控制不同限制条件及应用背景下的模块生成 ,增强电路设计的可靠性。采用该电气性能驱动的模块生成系统 ,已经辅助设计出多个高性能集成运算放大器、模拟开关等芯片版图。 展开更多
关键词 电气性能 模块生成系统 模拟集成电路
下载PDF
模拟集成电路模块版图的生成系统
13
作者 张理洪 裴先登 UlrichKleine 《半导体技术》 CAS CSCD 北大核心 2002年第9期72-75,71,共5页
介绍了模拟集成电路模块版图的开发系统。系统用高效的过程化版图描述语言构造模拟模块,编译产生与工艺及应用无关的模块版图生成器。系统的网络识别和模块内布线功能自动完成模块网络的完全连通,基于优选的电气特性驱动版图生成,提高... 介绍了模拟集成电路模块版图的开发系统。系统用高效的过程化版图描述语言构造模拟模块,编译产生与工艺及应用无关的模块版图生成器。系统的网络识别和模块内布线功能自动完成模块网络的完全连通,基于优选的电气特性驱动版图生成,提高设计可靠性。该系统已辅助设计出多个高性能集成运算放大器、模拟开关等芯片版图。 展开更多
关键词 模块版图 模块生成 布线器 电气特性 模拟集成电路
下载PDF
分散控制系统模拟量输出模件的安全评估
14
作者 王鹏 白焰 付亚利 《化工自动化及仪表》 CAS 2014年第6期680-683,共4页
以目前实际应用的模拟量输出(AO)模件LN-05B为基础,根据IEC61508和IEC61511标准框架,应用最常用的功能安全评估技术之一(故障树的最小割集不交化方法)定量、保守地评估了AO的可靠性与安全性。首先综合考虑共因失效和诊断两个重要影响因... 以目前实际应用的模拟量输出(AO)模件LN-05B为基础,根据IEC61508和IEC61511标准框架,应用最常用的功能安全评估技术之一(故障树的最小割集不交化方法)定量、保守地评估了AO的可靠性与安全性。首先综合考虑共因失效和诊断两个重要影响因素,构建了危险失效故障树;其次利用下行法得到故障树的最小割集;再次搜集部件失效概率数据,应用最小割集不交化方法计算出要求时失效概率;最后确定安全完整性等级并总结了这种可靠性分析方法的优势与不足。 展开更多
关键词 模拟量输出模件 安全完整性等级 故障树 可靠性 要求时失效概率 最小割集
下载PDF
智能仪表常用积分型A/D转换技术
15
作者 郭凌 《自动化仪表》 CAS 北大核心 1998年第10期36-37,共2页
介绍智能仪表设计中三种常用的积分型A/D转换及各自特点.
关键词 模拟-数字转换 积分型 调制型 智能仪表
下载PDF
1.8V音频Σ-Δ调制器设计与实现 被引量:2
16
作者 劳森 刘力源 +1 位作者 朱颖佳 李冬梅 《微电子学》 CAS CSCD 北大核心 2008年第2期226-230,共5页
介绍了一种适用于数字音频应用的16位8 kHzΣ-Δ调制器,该电路采用单环三阶、单比特量化形式;为适应较低电压,采用带密勒补偿的两级运放。仿真结果显示,调制器在128倍过采样率时,带内信号信噪比可达到102.6。该电路采用UMC 0.18μm混合... 介绍了一种适用于数字音频应用的16位8 kHzΣ-Δ调制器,该电路采用单环三阶、单比特量化形式;为适应较低电压,采用带密勒补偿的两级运放。仿真结果显示,调制器在128倍过采样率时,带内信号信噪比可达到102.6。该电路采用UMC 0.18μm混合信号工艺实现,工作电压为1.8 V,芯片版图面积为1.3 mm×1.3 mm。 展开更多
关键词 A/D转换器 ∑-Δ调制器 模拟集成电路
下载PDF
一种应用于24 GHz毫米波雷达系统的低功耗中频信号处理电路 被引量:2
17
作者 冯凯 石春琦 +2 位作者 张旭 陈光胜 张润曦 《固体电子学研究与进展》 CAS 北大核心 2022年第5期363-370,共8页
介绍了一款应用于24 GHz双模式毫米波汽车雷达收发机系统的中频信号处理电路,包括模拟基带和Sigma-Delta调制器两部分。模拟基带中通过两个Tow-Thomas二阶节级联构成低通滤波器对中频信号进行滤波和放大,同时集成电流注入式直流失调消... 介绍了一款应用于24 GHz双模式毫米波汽车雷达收发机系统的中频信号处理电路,包括模拟基带和Sigma-Delta调制器两部分。模拟基带中通过两个Tow-Thomas二阶节级联构成低通滤波器对中频信号进行滤波和放大,同时集成电流注入式直流失调消除电路对中频信号输入时存在的DC偏差进行消除。Sigma-Delta调制器将基带处理后的中频信号量化为一位数字码流。该调制器采用单环前馈式1 bit量化结构,四级积分器由Active-RC滤波器实现,并且引入本地反馈电阻提升带内噪声整形效果,为节省功耗,同时采用前馈结构、无源求和电路和动态式比较器。基于55 nm CMOS工艺设计制作整体雷达收发机系统芯片,并对本文的中频信号处理电路进行测试,测试结果表明:该电路功耗为13 mW,增益范围覆盖0~60 dB,3 dB带宽大于160 kHz,且采样时钟频率为40 MHz时,在8 kHz输入条件下可获得67.5 dB的无杂散动态范围,在160 kHz输入条件下可获得63.9 dB的无杂散动态范围。 展开更多
关键词 毫米波雷达 中频信号 模拟基带 SIGMA-DELTA调制器 Active-RC积分器 动态比较器 无源求和电路
下载PDF
集成模拟乘法器的调幅电路系统研究 被引量:2
18
作者 魏博謇 《微型电脑应用》 2021年第1期124-126,共3页
在叙述调幅电路理论的基础上,提出集成模拟乘法器的调幅电路设计,建立了PSPICE的子电路模型。将模型添加至PSPICE模型数据库中,实现了高效率传输过程。四象限模拟乘法器电路的设计实现了因电压与电流的变化而导致乘法器出现精准度不足... 在叙述调幅电路理论的基础上,提出集成模拟乘法器的调幅电路设计,建立了PSPICE的子电路模型。将模型添加至PSPICE模型数据库中,实现了高效率传输过程。四象限模拟乘法器电路的设计实现了因电压与电流的变化而导致乘法器出现精准度不足的问题。通过对电路系统进行仿真研究,满足了大众的需求,具有重要的研究意义。 展开更多
关键词 集成模拟乘法器 调幅电路 PSPICE子电路模型 四象限
下载PDF
A 410 μW, 70 dB SNR high performance analog front-end for portable audio application
19
作者 戴澜 刘文楷 鲁岩 《Journal of Semiconductors》 EI CAS CSCD 2014年第10期171-176,共6页
This paper describes an analog front-end (AFE) intended for portable audio application, which operates at 1 V and consumes only 410 μW. The AFE consists of a 30 dB-gain programmable gain amplifier (PGA) and a 2nd... This paper describes an analog front-end (AFE) intended for portable audio application, which operates at 1 V and consumes only 410 μW. The AFE consists of a 30 dB-gain programmable gain amplifier (PGA) and a 2nd-order 3-bit sigma-delta modulator. The PGA with single input and on-chip common-mode bias voltage shows good noise-reduction performance. The modulator makes use of data weighted averaging to reduce the linearity requirements of the digital-to-analog converter in the feedback loop. The AFE is implemented in the SMIC 0.13μm 1PSM CMOS process. The measurement results show that in a 1 V power supply, at 200 mVp-p, between 100 Hz and 20 kHz, the maximal signal-to-noise ratio is 70 dB, and the total power is 410 μW. 展开更多
关键词 analog front-end low power PGA modulATOR
原文传递
基于DataSocket技术的心电双重监护系统设计
20
作者 孙瑞杰 王思毅 《滨州学院学报》 2017年第4期85-88,共4页
提出了一种基于DataSocket技术的心电双重监护系统实现方案,该系统主要由心电预处理模块、集成模拟前端、微控器、监控终端和电源模块组成,具有小型化、低功耗和高性能的优点。集成模拟前端利用SPI通信技术,将心电数据帧传输给微控器的U... 提出了一种基于DataSocket技术的心电双重监护系统实现方案,该系统主要由心电预处理模块、集成模拟前端、微控器、监控终端和电源模块组成,具有小型化、低功耗和高性能的优点。集成模拟前端利用SPI通信技术,将心电数据帧传输给微控器的UART串口并显示在服务器端,实现了心电第一重家庭/社区监护;利用DataSocket技术,将ECG信息远程传输给客户机端,实现了第二重医生/专家监护。 展开更多
关键词 心电双重监护 集成模拟前端 电源模块 DATASOCKET
下载PDF
上一页 1 2 下一页 到第
使用帮助 返回顶部